Устройство для контроля монотонно изменяющегося кода Советский патент 1989 года по МПК H03M7/00 

4ь 1

оо со оо |

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах контроля.

Цель изобретения - повышение информативности и оптимизация времени контроля.

На фиг. 1 показана функциональная схема устройства; на фиг. 2 и 3 - логический блок и формирователь импульсов.

Устройство для контроля монотонно изменяющегося кода содержит (фиг. 1) генератор 1 запуска, первый блок 2 памяти, компаратор 3, логический блок 4, формирователь 5 импульсов, счетчик 6, второй блок 7 памяти, элемент ИЛИ 8, первый и второй элепервого значения кода в блок 2 памяти.

Одновременно с импульсом генератора 1 запуска на четвертом выходе формирователя 5 импульсов, а также

15

на выходе счетчика 6 устанавливается потенциал логического нуля и на вход стробирования приемника 11 10 информации сигнал через элемент ИЛИ 8 не поступает. Например, если в качестве приемника 11 информации служит световое табло, то оно гаснет, свидетельствуя тем самым о начале контроля.

Далее на блок 2 памяти и компаратор 3 начинают поступать импульсы с третьего выхода формирователя 5 |для осуществления синхронного приема

менты И 9 и 10 и приемник 11 информа- 2Q кодов с входа 12 и сравнения предыции. На фиг. 1 обозначены вход 12, „дущего, хранящегося в блоке 2 памявыход 13 синхронизации и тактовый

выход 14.

Логический блок может быть выполнен (фиг 2) на элементе НЕ 15,

первом и втором триггерах 16 и 17

и элементе И-НЕ 18. На

фиг. 2 обозначены информационный

вход 19, входы стробирования 20 и

синхронизации 21 и выход 22.

Формирователь 5 импульсов может

быть выполнен (фиг. 3) на генераторе

23 импульсов, счетчике 24 и дешифра-.

торе 25, а генератор 1 запуска в виде кнопки. Блок 2 памяти выполнен

на регистре. Блок 7 памяти в простейшем случае - RS-триггер.

25

30

35

ти, с текущим кодом на входе 12. В блок 3 памяти по каждому циклу сравнения записываются и хранятся до следующего цикла сравнения значения кодов.

Компаратор 3 сравнивает коды с заданным допуском, например +1 дискрет, и при отличии предыдущего и последующего кодов не более чем на заданную величину допуска сравнения, не вырабатывает сигнала запуска на блок 7 памяти, состояние которого при этом не меняется. Б случае отличия кодов на +1 дискрет (контроль нарастающего кода) на втором выходе компаратора 3 формируется импульс, поступающий на счетный вход счетчика 6, который их считает. В случае , отсутствия сбоев в поступлении кодов через некоторое время (произошел полный перебор всех значений кодов) происходит переполнение счетчика 6, сигнал его инверсного выхода принимает состояние логического нуля и сигнал о том, что смена кодов не происходит, не поступает через элемент И 10 в приемник 11 информации. Одновременно сигнал логической единицы с прямого выхода счетчика 6 поступает через элемент ИЛИ 8 на вход стробирования приемника 11 информации, фиксируя окончание контроля (при этом,например,включается световое табло с результатом контроля). Причем, если за это время контроля также произошла смена логического уровня старшего разряда контролируемого кода, то триггеры 16 и 17 логи

Приемник информации может быть световым устройством сигнализации, цифропечатающим устройством и т.д.

Устройство работает следующим образом.

Устройство может работать как с параллельными, так и с последовательными кодами, которые могут поступать старшими и младшими разрядами вперед. При поступлении первого импульс от генератора 1 запуска устанавливаются в исходное состояние формирователь 5 импульсов, счетчик 6 и блок 7 памяти. При этом блок 7 памяти и счетчик 6 обнуляются по прямому выходу, а компаратор 3 и логический блок 4 на время приема первого кода с входа 12 установлены в нерабочее состояние сигналом запрета со второго выхода формирователя 5 импульсов, который снимается после приема

первого значения кода в блок 2 памяти.

Одновременно с импульсом генератора 1 запуска на четвертом выходе формирователя 5 импульсов, а также

5

0

5

0

5

0

5

ти, с текущим кодом на входе 12. В блок 3 памяти по каждому циклу сравнения записываются и хранятся до следующего цикла сравнения значения кодов.

Компаратор 3 сравнивает коды с заданным допуском, например +1 дискрет, и при отличии предыдущего и последующего кодов не более чем на заданную величину допуска сравнения, не вырабатывает сигнала запуска на блок 7 памяти, состояние которого при этом не меняется. Б случае отличия кодов на +1 дискрет (контроль нарастающего кода) на втором выходе компаратора 3 формируется импульс, поступающий на счетный вход счетчика 6, который их считает. В случае , отсутствия сбоев в поступлении кодов через некоторое время (произошел полный перебор всех значений кодов) происходит переполнение счетчика 6, сигнал его инверсного выхода принимает состояние логического нуля и сигнал о том, что смена кодов не происходит, не поступает через элемент И 10 в приемник 11 информации. Одновременно сигнал логической единицы с прямого выхода счетчика 6 поступает через элемент ИЛИ 8 на вход стробирования приемника 11 информации, фиксируя окончание контроля (при этом,например,включается световое табло с результатом контроля). Причем, если за это время контроля также произошла смена логического уровня старшего разряда контролируемого кода, то триггеры 16 и 17 логического блока 4 примут состояние логической единицы, на выходе 22 логического блока 4 появится сигнал логического нуля и сигнал о том, что смена логического уровня старшего разряда контролируемого кода не произошла, не поступит через элемент Ч 9 в приемник 11 информации. Отсутствие информационных сигналов по окончании контроля на входах (информационных) приемника 11 информации свидетельствует о нормальном режиме смены кодов.

Если с входа 12 после запуска прибора генератором 1 запуска поступает все время одно и то же значение кода или скорость изменения его меньше заданной, то за время контроля, которое определяется сигналом, поступающим на элемент ИЛИ 8 с выхода формирователя 5 импульсов (через нормированный интервал времени), счетчик 6 накопит число импульсов единичных приращений кода

п 0,1,2,..., п0 (где п0 2 ; т 0 - порог формирования выходного сигнала счетчика блока 6; Н - разрядность контролируемого кода. В этом случае сигнал формирователя 5 импульсов через элемент 8 ИЛИ поступает на вход стробирования приемника 11 информации, фиксируя окончание контроля (например загорается световое табло). Так как , то на инверсном выходе счетчика 6 сохраняется состояние логической единицы. Если в указанном случае не произошла смена каких-либо двух смежных кодов более чем на заданную величину допуска сравнения, то компаратор 3 не включит блок 7 памяти. Таким образом, на выходе элемента И 10 по окончании цикла контроля будет состояние логической единицы, свидетельствующее о малой скорости смены кодов (или отсутствии смены кодов). При этом сигнал прямого выхода счетчика 6 запрещает прохождение вторичной (зависимой) информации логического блока 4 через элемент И 9.

Следующий случай характерен до- статочной скоростью изменения кодов, отсутствием приращения в любых двух смежных кодах более заданной величины и наличием отказа в источнике кодов в виде наличия, например, все время уровня логического нуля, по крайней мере, в старшем разряде контролируемого кода. R чтим C lviae ia время контроля счетчик 6 накапливает достаточное количогтпо ИМПУЛЬСОВ единичных прирагцении кода и запрещает прохождение сигнала через элемент И 10. Происходит это по той причине, что компаратор 3 выдает первые 0,5п0 импульсов приращения кодов, после

Q чего он должен был бы сформировать еще 0,5п0 импутьсов единичного приращения кода после смены логического уровня старшего разряда кода, однако несмотря на то, что смена старшего

5 разряда кода не произошла, во второй половине цикла контроля компаратор 3 вновь формирует 0,5п0 импульсов, соответствующих повторной смене кода без учета его старшего разряда. За

0 цикл контроля, определяемый и в этом случае счетчиком 6, в логическом блоке 4 срабатывает лишь один триггер 17, а триггер 16 остается в исходном состоянии (на входе логичес-

5 кого блока 4 все время был только ноль). Следовательно, на выходе 22 логического блока 4 (элемент 18) появляется сигнал логической единицы, который через элемент И 9 по-

0 ступает в приемник 11 информации.

Следующий случай - отличие двух смежных кодов на величину больше заданной. При этом после запуска прибо5 Ра генератором 1 запуска, внутри

цикла контроля компаратор 3 формирует сигнал несоответствия кодов заданному порогу сравнения. Этот сигнал устанавливает блок 7 памяти в состоя0 ние логической единицы по прямому выходу, который поступает в приемник 11 информации непосредственно и через элемент ИЛИ 8 на его вход стробирования, свидетельствуя тем са5 мым об окончании цикла контроля. В этом случае возможно (чаще всего) не успевают сработать логический блок 4 и счетчик 6, так как не происходит перебор всех значений конт-

Q ротируемых кодов. Сигналы этих блоков поступают на входы элементов И 9 и 10, но в приемник 11 информации не проходят, так как на других входах элементов И 9 и 10 будет уровень ло5 гического нуля с инверсного выхода блока 7 памяти. В данном случае информация с этих элементов являлась бы избыточной (вторичной) и затрудняла бы оператора в оценке вида отказа.

Формирователь 5 импульсов начинает работать по сигналу с генератора запуска, обнуляющему счетчик 24. При этом импульсы с генератора 23 подсчитываются счетчиком 24, а на первом выходе 26 дешифратора 25 по первому же подсчитанному импульсу снимается сигнал, стробировавший компаратор 3 и блок 4, и коды с входа 12 начинают записываться в блок 2 и поступать в компаратор 3. На втором и третьем выходах дешифратора 25 сигналы появляются при подсчете счетчиком 24 заданного числа импульсов генератора 23.

Таким образом, в устройстве для контроля монотонно изменяющегося кода (например от датчика угла поворота) обеспечивается возможность определения сбоев монотонности поступления кодов, поступление одного и того же значения кода, отсутствие смены логического уровня только в одном - старшем разряде контролируемого кода, возможность получения дифференцированной оценки характера неисправности источника кодов, происходит оптимизация времени контроля при различном характере неисправностей источника кодов, что особенно важно при контроле дорогостоящих источников кодов с малым ресурсом работы. Возможность дифференцированной оценки характера отказов позволяет сократить время поиска неисправности и уменьшить число включений источника кодов при отыскании причин отказа.

Формула изобретения

1. Устройство для контроля монотонно изменяющегося кода, содержащее генератор запуска, выход которог соединен с входом формирователя импульсов, первый выход которого подключен к тактовым входам первого блока памяти и компаратора, первый выход которого соединен с первым входом второго блока памяти, элемент ИЛИ, первый элемент И и приемник информации, информационный в,ход первого блока памяти и первый информационный вход компаратора объединены являются входом устройства, выход первого блока соединен с вторым информационным входом компаратора, отличающееся тем, что,

с цепью повышения информативности и оптимизации времени контроля, в него введены второй элемент И, логический блок и счетчик, установочный вход которого объединен с вторым входом второго блока памяти и подключен к выходу генератора запуска, прямой выход второго блока памяти соединен с первым информационным входом приемника информации и первым входом элемента ИЛИ, выход которого подключен к входу стробирования приемника информации, инверсный выход второго блока памяти

5 соединен с первыми входами первого и второго элементов И, выходы которых подключены соответственно к второму и третьему информационным входам приемника информации, второй выход форQ мирователя импульсов подключен к входам стробирования компаратора и логического блока, вход синхронизации которого подключен к первому выходу формирователя импульсов и тактовому

5 выходу устройства, третий выход формирователя импульсов соединен с входами синхронизации первого блока памяти и компаратора и является выходом синхронизации устройства, второй

0 выход компаратора соединен со счетным входом счетчика, прямой и инверсный выходы переполнения которого подключены соответственно к вторым входам элемента ИЛИ и первого элемента И и к второму входу второго элемента И, четвертый выход формирователя импульсов соединен с третьим входом элемента ИЛИ, выход старшего разряда первого блока памяти подключен к информационному входу логического блока, выход которого соединен с третьим входом первого элемента И.

2. Устройство по п. 1, отличающееся тем, что логический блок выполнен на триггерах, элементе И-НЕ и элементе НЕ, вход которого объединен с информационным входом первого триггера и является информационным входом блока, выход элемента НЕ соединен с информационным входом второго триггера, входы синхронизации и входы обнуления первого и второго триггеров соответственно объединены и являются входами соответственно синхронизации и стробирования блока, выходы первого и второго триггеров подключены к входам элемента И-НЕ, выход которого является выходом блока.

5

0

5

0

5

, 3. Устройство по п. 1, отличающееся тем, что формирователь импульсов выполнен на счетчике, дешифраторе и генераторе импульсов, выход которого подключен к счетному входу счетчика и является первым выходом формирователя,

вход обнуления счетчика является входом формирователя, выходы счетчика соединены с входами дешифратора, первый - третий выходы которого являются соответственно вторым - четвертым выходами формирователя.

Изобретение относится к автоматике и вычислительной технике. Его использование в системах контроля позволяет повысить информативность контроля и оптимизировать время последнего. Устройство содержит генератор 1 запуска, блоки 2,7 памяти, компаратор 3, формирователь 5 импульсов, элемент ИЛИ 8, элемент И 9 и приемник 11 информации. Благодаря введению логического блока 4, счетчика 6 и элемента И 10 в устройстве обеспечивается возможность определять характер неисправности источника хода. 2 з.п. ф-лы, 3 ил.