Устройство для функционально-параметрического контроля логических элементов Советский патент 1987 года по МПК G01R31/3177 

прлнительным к авт.св. № 1140065. Целью изобретения является повьшение достоверности параметрического контроля. Для достижения цели в известт ное устройство введены коммутатор 26, двухканальный стробируемый компаратор 27 напряжения, формирователь 28 импульсов стробирования двухканаль- ного компаратора напряжения, блок 29 задания граничных уровней выходных сигналов , образованы новые функциональные связи.Для обеспечения достаточно точного сравнения уровней выходных.

Изобретение относи тся к контрольно-измерительной технике и может быть использовано для контроля логических элементов, например микросхем, и плат с микросхемами, и является усовершен- ствованием устройства по авт.св. № 1140065.

Цель изобретения - повышение достоверности параметрического контроля

На фиг.1 приведена структурная схема устройства; на фиг.2 - структурная бхема известного блока управления и связи последнего с другими блоками устройства.

Устройство содержит генератор 1 импульсов, делитель 2 частоты, первый счетчик 3, дешифратор 4, первые 5.1-5.П и вторые 6.1-6.т формирователи логических уровней, первый коммутатор 7, мультиплексор 8, сигнатурный анализатор 9, второй счетчик 10, RS- тригг.ер 11, третий счетчик 12, блок 13 управления, программируемый источник 14 питания, датчик 15 тока

потребления, компаратор 16 тока по- требления, анализатор 17 неисправности, блок 18 нагрузок.

Блок 13 управления содержит формирователь 19 сигналов сброса, формирователь 20 сигналов управпення, фор- мирователь 21 импульсов записи, программатор 22 источника питания, индикатор 23 и элемент ИЛИ 24.

Кроме того, показан (фиг.,1) контролируемый логический элемент 25, второй коммутатор 26, двухканальный стробируемый компаратор 27 напряжесигналов контролируемого логического элемента с граничными значениями, поступающими с выходов блока 29, в качестве компаратора 27 может быть использована микросхема К521 СА1, входной ток которой менее 10 мкА, а в качестве коммутатора 26 - микросхема К 591 КН 1. В устройстве осуществляется контроль уровней выходного напряжения логического нуля и логической единицы, что приводит к существенному повышению достоверности п а- раметрическогс5 контроля. 2 илния, формирователь 28 импульсов стробирования двухканального компаратора напряжения и блок 29 задания гранич-- ных уровней .выходных сигналов.

Счетные входы ( делителя 2 частоты и второго счетчика 10 подключены к выходу генератора 1 импульсов. Счетный вход первого счетчика 3, второй вход блока 13 управления, S-вход RS-триггера и вход формирователя 28 импульсов стробирования подключены к выходу делителя 2 частоты. Входы дешифратора 4 через первый коммутатор 7 подключаются к соответствукяцим разрядным выходам первого счетчика 3. Совместимые и несовместимые входы контролируемого логического элемента 25 через коммутатор 7 и соответственно первые 5.1-5.П и вторые 6.1-6.т формирователи логических уровней подключаются к выходам первого счетчика 3 и дешифратора 4.

Выходы контролируемого логического элемента 25 через первый коммутатор 7 соединены с входами блока 18 нагрузок и с информационными входами мультиплексора 8 и второго коммутатора 26.

Адресные входы мультиплексора 8 и второго коммутатора 26 через первый коммутатор 7 подключ-аются к соответствующим выходам первого счетчика 3. Выход мультиплексора 8 соединен с первым информационным входом сигнатурного анализатора 9.

Выход RS-триггера 11 соединен с синхровходом сигнатурного анализато

313

pa 9 и блокирующим входом второго счетчика 10, соединенного выходом переполнения с R-входом RS-триггера 11, информационными входами - с третьими выходами блока 13 управления, который соединен первым выходом с установочными третьего счетчика 12 и анализатора 17 неисправности, вторыми выходами - с блокирующими входами делителя 2 частоты, третьего счетчика 12 и анализатора 17 неисправности, четвертым выходом - с стро бирующим входом анализатора 17 неисправности, пятыми выходами - с управляющими входами программируемого ис- точника 14 питания. Первые входы блока 13 управления подключены к выходам третьего счетчика 12. Счетньй вход третьего счетчика 12 и старт

стопньй вход сигнатурного анализатор 9 через коммутатор 7 подключается к соответствующему выходу счетчика 3. Выходы сигнатурного анализатора 9 соединены с первыми информационными входами анализатора 17 неисправности вторые информационные входы - с шестыми выходами коммутатора 7 (в данно случае коммутатор 7 выполняет роль задатчика эталонной сигнатуры). Седьмой выход коммутатора 7 соединен с первым входом компаратора 16 тока потребления (на коммутаторе 7 задается граничное значение тока потребления) . Выход компаратора 16 соедине с вторым информационным входом анапи затора 17 неисправности, а второй вход через датчик 15 тока потребления - с общей шиной устройства и непосредственно с одним из выходов программируемого источника 14 питания, соединенного вторым выходом с клеммой для подключения вывода питания контролируемого логического элемента 25.

Выход второго Коммутатора 26 соединен с вторыми входами двухканаль- ного стробируемого компаратора 27 напряжения, первые входы которого соединены с выходами блока 29 задания граничных уровней выходных сиг налов, а вход стробирования - с выходом формирователя 28 импульсов стробирования.

Устройство работает следующим об- разом.

Перед началом работы с помощью элементов коммутации, например перемычек на сменном коммутаторе 7, кно.

5 О - 25

30

ми , н-35

50

204

печных переключателей, потенциометров или сменных резисторов, входящих в блоки 13 и 29, задаются необходимые для контроля данного типа логических элементов соединения блоков устройства, эталонная сигнатура, поступающая на вторые информационные входы анализатора 9, граничные значения задержки распространения сигнала элемента 25, граничное значение тока потребления по цепи питания и граничные значения уровней выходных сиг- .налов.

Совместимые входы контролируемого логического элемента 25 подключаются на коммутаторе 7 через формирователи 5.1-5.П непосредственно к выходам счетчика 3, несовместимые входы (т.е., такая группа входов, на которые, например, недопустимо подавать одновременно нуль), если они имеются, подключаются через формирователи 6.1- 6.т к выходам дешифратора 4.

Если, например, количество информационных входов мультиплексора 8 2 (это значит, что количество адресных входов мультиплексора 1 и что количество выходов элемента 25 должно быть не более 2 ) и если конкретный тип элемента 25 имеет i совместных входов, то при помощи соммутатора 7 входы элемента 25 через формирователи 5 можно подключить к первым i- разрядам счетчика 3, адресные входы мультиплексора - к разрядам i + 1, i+2,...,i+l, старт-стопный вход сигнатурного анализатора 9 и счетный вход счетчика 12 - k одному и тому же разряду i + 1 + 1 того же счетчика

Дпя пуска устройства на вход блока 13 подается сигнал, обеспечивающий через формирователь 19 сброс в исходное состояние анализатора 17 неисправности и счетчика 12, в связи с чем с вторых выходов блока 13 (с выхода элемента 24 и второго выхода .формирователя 20) на блокирующие ды делителя 2 частоты, счетчика 12 и анализатора 17 поступают сигналы, разрешающие работу устройства.

После запуска по одному и тому же фронту каждого выходного импульоа делителя 2 частоты добавляется единица в счетчик 3, устанавливается в состояние 1 триггер 11 и стробируется формирователь 21, записывающий код, соответствующий допустимому (гранич

ному) значению задержки сигнала, в счетчик 10, ,

Изменением выходного кода счетчика 3 осуществляется полный перебор стимулирующих входных воздействий на входах элемента 25.

Дешифратор 4 обеспечивает задание на несовместимые входы элемента 25 воздействий в необходимые fio временной диаграмме моменты времени. Фор- мирователи 5.1-5.П и 6.1-6.тп формируют необходимые уровни входных сигналов для элемента 25 в зависимости от управляющих сигналов на их входах. Если к входам логического эле- мента 25 подключены i младших разрядов счетчика 3, полный цикл стимуляции элемента 25 составит 2 различны воздействий. При этом в первом цикле стимуляции на выходах разрядов i + 1, i+2,...,i+l счетчика 3 логический О. В связи с этим на адресные входы мультиплексора 8 поступает код 00...О, что приводит к подключению первого выхода элемента 25 к входу анализатора 9. При последующ11х циклах стимуляции код, поступающий на адресные входы мультиплексора 8, воз растая каждый раз на единицу, принимает все значения от 00-... 01 до 11...1, что приводит к последовательному подключению всех выходов элемента 25 к входу сигнатурного анализатора 9.

Полученный таким образом на входе анализатора 9 последовательный код по заданному фронту импульса, поступающего на синхровход с выхода триггера 11, преобразуется в анализаторе 9 в шестнадцатиразрядную двоичную сигнатуру, характеризующую все выходы элемента 25 по всем входным воздействиям. Количество циклов стимуляции элемента 25, определяемое про- должительностью окна (логического О) на старт-стопном входе анализа-тора 9, подключенном к разряду i+1+l счетчика 3, при этом не меньше числа выходов элемента 25.

Положение заднего фронта синхроимпульса определяется кодом, записываемым в счетчик 10, и задается при каждом очередном воздействии срабатыванием триггера 11 и счетчика 10, Этим обеспечивается контроль задержки распространения сигнала элемента 25 следующим образом. Одновременно с добавлением единицы в счетчик 3

5

5 0

. 0

5

дополнительный код допустимой задержки записывается в счетчик 10, а триггер 11 устанавливается в состояние 1. До тех пор, пока на блокирующий вход счетчика 10 поступает сигнал 1, счетчик 10 считает импульсы, поступающие на его вход от генератора 1, дополняя код, записанный в счетчик 10. По импульсу переполнения счетчика 10 триггер 11 переключается в состояние О, в связи с чем счетчик 10 останавливается . Переходом выходного сигнала тригерра 11 из состояния .1 в состояние О разрешается (синхронизируется и стрббируется) работа анализатора 9. Если за время дополнения счетчика 10 до максимального кода 11 ... 1 элемент не успел сформировать на каком-нибудь из своих выходов соответствующий данному входному воздействию логический уровень, т.е. он не годен по быстродействию, то сигнатура, полученная в анализаторе 9, не совпадает с эталонной.

Указанная последовательность ра.бо - ты обеспечийает функциональньй контроль и контроль задержки распространения по заданному пределу допустимых значений последовательно по каждому выходу элемента 25 для каждого входного воздействия.

После получения первой суммарной сигнатуры элемента 25 по всем его выходам сигнал, поступающий с разряда i +1 +1 счетчика 3 на старт- стопный вход анализатора.9, изменяется с логического О на 1. В результате формирователь сигнатур анализатора 9 останавливается, полученная сигнатура сравнивается с эталонной и переписывается из формирователя сигнатур в регистр индикации, после чего автоматически формирователь сигнатур сбрасывается. Когда на старт- стопном входе анализатора 9 и счетном входе счетчика 12 появляется вновь логический О, в счетчик 12 добавляется единица и начинается новый цикл работы устройства: формируется новая сигнатура, которая при состоянии 1 на старт-стопном входе в анализаторе 9 сравнивается с эталона ной сигнатурой. Результат сравнения поступает на первый информационный вход анализатора 17 неисправности, который в сИучае неравенства указанных сигнатур по стробирующему сигналу, поступающ ему с четвертого выхода

блока 13, вьщает сигнал Брак на индикацию, на выход устройства и на элемент 24 блока 13. Сигнал Брак через элемент 24 передается на блокирующие входы делителя 2 и счетчика 12, останавливая дальнейшую работу устройства.

После многократного повторения цикла получения сигнатуры элемента 25, которое производится для .повышения достоверности результата контроля (при различных значени5гх питания элемента 25), когда выходной код счетчика 12 будет равен заданному коду, на втором выходе формирователя 20, настроенном на этот код, появляется сигнал Конец, останавливающий через элемент 24 делитель 2 и счетчик 12 и разрешающий анализатору .17 вьдать сигнал Годен на индикацию и выход устройства. Код допустимой .задержки распространения сигнала в элементе 25, записьшаемый из формирователя 21 в счетчик 10, может быть сформирован, например, кнопочным переключателем, входящим в состав формирователя 21, лли формироваться (различной величины) в соответствии с выходным кодом счетчика 12. Б последнем случае имеется возможность измерения задержки распространения сигналов в элементе 25, так как величина этого кода может уменьшаться от одногд цикла получения сигнатуры к другому, пока анализатор 17 не даст результат Брак. При этом код измеренной величины задержки высвечивается индикатором 23.

Возможность записи при помощи формирователя 21 в счетчик 10 кода допустимой задержки в зависимости от выходного кода счетчика 12 (при соответствующей коммутации старт-стопного входа анализатора 9 и счетного входа счетчика 12 к выходам счетчи- ка 3) позволяет осуществлять контроль задержки по каждому выходу элемента 25 в отдельности с заданием собственных допустимых значений задержки . I

Устройство обеспечивает в процесс

получения каждой очередной сигнатуры в анализаторе 9 изменение напряжения птания элемента 25.Величина напряжения питания задается в том или ином цикле в зависимости от выходного кода счет чика 12, в соответствии с которым программатор 22 задает соответствуют. to

3022208

щие сигналы на управляющие входы про граммируемого источника 14 питания.

Если фактическое значение тока потребления элемента 25, поступающее на один из входов компаратора 16 с датчика 15, превысит граничное значение, поступающее с коммутатора 7 на другой вход, на выходе компаратора 16 появляется сигнал негодности, который поступает на второй информационный вход анализатора 17, формирующий сигнал Брак, поступающими на индикацию и останавливающий (через элемент ИЖ 24) устройство. Так как входы программатора 22 подключены к группе выходов счетчика 12, индикатор 23 при этом показывает, при каком напряжении питания ток потребления превысил заданное граничное значение.

Так же, как последовательньш код с выхода мультиплексора 8 поступает на первый информационный вход сигнатурного анализатора 9,на вторые информационные входы двухканального компаратора 27 поступает последовательный код с выхода второго коммутатора 26 (подключаются последовательно первый, второй и т.д. выходы контролируемого логического элемента в соответствии с изменением информации на адресных входах).

На двухканальном компараторе 27 происходит сравнение поступающей информации с граничными уровнями логического О и 1. Если к моменту стробирования уровень входного сиг- нала, поступающего с выхода коммутатора -26, больше заданного граничного уровня логического О и в то же время меньше заданного уровня логической 1 (другими словами, уровень сигнала не соответствует ни логичес20

25

30

35

40

кому о, ни логической 1), то с выхода компаратора 27 на третий информационный вход анализатора 17 неисправности поступает сигнал Брак,- который (точно так же, как и в случае отличия полученной сигнатуры от эталонной или когда ток потребления

больше нормы) поступает на выход устройства и на индикацию.

Для обеспечения достаточно точного сравнения уровней выходных сигна- лов контролируемого логического элемента с граничными значениями, поступающими с вькодов блока 29, в качестве двухканального компаратора 27 может быть использована микросхема

К521СА1, входной ток которой менее 10 мкА, а в качестве коммутатора 26- микросхема К591КН1, номинальное сопротивление канала которой составляет 300 Ом.

В этом случае падение напряжения на открытом ключе не превышает 300 х10 В 3 мВ, что укладывается в допустимую погрешность измерения.

Таким образом, в предлагаемом устройстве наряду с контролем функционирования при различных уровнях входных сигналов и изменяющемся напряжении питания, контролем задержки распространения сигнала и тока потребления логического элемента осуществляется контроль уровней выходного напряжения логического О и логической 1, что, в конечном счете, приводит дополнительно к существенному повышению достоверности параметрического контроля.

Формула изобретения

Устройство для функционально-параметрического контроля логических

Редактор Н.Тупица

iput2

Составитель М.Хаенко

Техред Л.Сердюкова Корректор А.Ильин

Заказ 1214/45 Тираж 731 Подписное ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул,Проектная, 4

O

элементов по авт.ев, № 1140065, отличающееся тем, что, с целью повышения достоверности параметрического контроля, в него введен второй коммутатор, двухканальный стро- бируемый компаратор напряжений, формирователь импульсов стробирования, блок задания граничных уровней выходных сигналов, выходы которого соединены с соответствующими первыми входами двухканального стробируемого компаратора напряжений, второй вход которого соединен с выходом второго коммутатора, вход стробирования двухканального стро бируемого компаратора напряжений через формирователь импульсов стробирования соединен с выходом делителя частоты, выход двухканального стробируемого компаратора 0 напряжений соединен с третьим информационным входом анализатора неисправностей, информационные и адресные входы второго коммутатора соединены соответственно с третьими и четвертыми выходами первого коммутатора,

5

Изобретение относится к контрольно-измерительной технике, может быть использовано для контроля логических элементов, например микросхем и плат с микросхемами, и является доСлЭ ND ND КЗ