Преобразователь непозиционного кода в позиционный код Советский патент 1989 года по МПК H03M7/00 

3.Преобразователь по п. 1, отличающийся тем, что блок формирования переносов содержит элемент ИЛИ и t элементов И, причем входы, кроме последнего, блока формирования переносов соединены соответственно с входами элементов И, выходы которых соединены с соответствующими входами элементов И, выходы которых соединены с соответствующими входами элемента ИЛИ, (t+O-й вход

и выход которого соединены соответственно с последним входом и выходом блока формирования переносов.

4.Преобразователь по п. 1, отличающийся тем, что блок суммирования по модулю содержит сумматор по модулю, группу элементов НЕ элемент ИЛИ, причем первый и второй входы блока суммирования по модулю соединены соответственно с первым и вторым входами сумматора по модулю, выход суммы и переноса которого и выход элемента ИЛИ являются соответственно выходами суммы, переноса и равенства суммы вычету (р-1) блока суммирования по модулю, выходы разрядов суммы соответствующих нулевым цифрам в представлении вычета (р-1) сумматора по модулю через элемент НЕ группы соединены с соответствующими входами элемента ИЛИ, остальные входы которых соединены соответственно с выходами остальных разрядов суммы сумматора по модулю.

Цель изобретения - повышение быстродействия. Сущность: преобразователь содержит K блоков хранения констант, первый блок суммирования вычетов, первый блок суммирования по модулю, два счетчика, причем вход преобразователя соединен с адресными входами блоков хранения констант, выход первого счетчика является выходом преобразователя. 3 з.п. ф-лы.

1I

Изобретение относится к вычислительной технике и может быть использовано в быстродействующих цифровых вычислительных устройствах для преобразования чисел из непозиционного кода в позиционный р-ичный код (р- натуральное число, ).

Цель изобретения - повышение быстродействия .

На фиг. 1 представлена структурная схема преобразователя непозиционного кода в позиционный код; на фиг. 2 - схема блока суммирования вычетов; на фиг. 3 - схема блока формирования переносов; на фиг. 4 - схема блока суммирования по модулю.

Преобразователь непозиционного ко да в позиционный содержит входы 1.1, 1.2,...,1,k (k - число модулей) используемой непозиционной системы счисления, выходы 2.1, 2.2,...,2.п, блоки 3.1, 3.2,...,3.k хранения констант, блоки 4.1, 4.2,...,4.п суммирования вычетов, (п 1 + log j PMk(t

fc-f М.,вП m;), rt-й модуль непозиционной

s

системы счисления, через х обозначается наименьшее щелое число, не- меньшее х, блоки 5.1,...,5(п-1) суммирования по модулю, блоки 6.1,...,

Блок 4 суммирования вычетов содержит выход 8 числа переполнения, реги- стры 9, сумматоры 10 по модулю, накапливающий сумматор 11. Блок 6 формирования переносов содержит элемент И 12 и элемент ИЛИ 13.

, Блок 5 суммирования по модулю содержит сумматор 14 по модулю, группу 15 элементов НЕ, элемент ИЛИ 16.

Преобразователь непозиционного ко- да в позиционный работает следующим образом.

Интервально-остаточный код k,,... ,cU,, ., , i v (А) исходного целого числа А е -PMk4, через входы преобразователя 1.1, 1.2,...,l,k поступает на входы соответствующих блоков 3.1, 3.2,...,3.k хранения кон- стант, из их памяти считывается набор констант

,fc.;)Hqj(-i(A))

30

где

..4ЧНи

Данные константы с j-x выходов блоков 3.1, 3.2,...,3.k соответственно создаются на входы блока 4.j суммирования вычетов. В ходе очередных

. . 1Я

Т jlogakC тактов блоки 4.1, 4.2,...,4.п, суммируя входные вычеты, определяют величины

М

Ю ным значением второй младшей цифры а р-ичного кода числа А, с выхода суммы блока 5.1 передается на выход 2.2 преобразователя величины a,, t,

АЛ,3-1

a4,.0.,ah с выходов суммы блоков 5.2,...,5.(п-1) передаются соответственно в счетчики 7.1, 7.2,...,7.(п-2) через информационные их входы, а признаки П: и Н; с соответствующих выходов блока 5 подаются на соответствуи

I |дов блока 5 подаются на соответству j | I- Ч (1{ f; + q j(I м(А))|р jo ющие входы блоков 6. Блок 6.J определяет значение переноса ., в (j+l)-ft разряд р-ичного кода числа:

°, Ц Ј V W А.И, к W,;-Л ,„,...Hiv...vv

при этом вычет Q f, представляющий собой младшую цифру р-ичного кода числа А выхода суммы блока 4.1 передается на выход 2.1 преобразователя, вычеты Q4, Q3,...,0h выходов суммы i блоков 4.2, 4.3,...,4.п подаются соответственно на вторые входы блоков 5.1,...,5.п- суммирования по модулю, а величины С t C2,...,Ch.t с выходов количества переполнений блоков 4.1, 4.2,...,4.(п-1) суммирования вычетов поступают соответственно на первые входы блоков 5.1, 5.2,...,5.(п-1) суммирования по модулю.

На (Т + 2)-м такте работы блок 5.J, складывая по модулю р-вычеты С j.T и Q-, находят неточное значение а j-й цифры р-ичного кода числа А, а также формирует признак переполнения П- и признак равенства а. вычету (р-0 КJ

j« Величина а.

совпадающая с истин

ным значением второй младшей цифры а р-ичного кода числа А, с выхода суммы блока 5.1 передается на выход 2.2 преобразователя величины a,, t,

АЛ,3-1

a4,.0.,ah с выходов суммы блоков 5.2,...,5.(п-1) передаются соответственно в счетчики 7.1, 7.2,...,7.(п-2) через информационные их входы, а признаки П: и Н; с соответствующих выходов блока 5 подаются на соответствудов блока 5 подаются на соответствующие входы блоков 6. Блок 6.J определяет значение переноса ., в (j+l)-ft разряд р-ичного кода числа:

которое с выхода блока 6.J поступает на счетный вход счетчика 7.(j+l). На счетный вход счетчика 7.1 с выхода

переноса блока 5. 1 по.ступает величина

f3 П2. После коррекции содержимого счетчиков 7 в них получены цифры, начиная с третьей р-ичного позиционного кода числа: Искомые значения цифр a1t

снимаются соответственно с (выходов 2.1, 2.2,...,2.п преобразователя и на этом процесс преобразова- ния интервально-остаточного кода исходного числа в р-ичный позиционный

код заканчивается.

vy

MX

:

«

х

гх

и

I

/г

21

il

S68l8 7l

fr

Сй|

1

f ЛГ

t-«

Ф ЛУV..V Ф

N)

I ro

ГО

I

04

«

r°

V-

N3

i

CO

00 4D Ul

ЛУ WW W У

Т

Фиг.4