Многоканальный дискретно-аналоговый фильтр Советский патент 1989 года по МПК H03H17/04 H03H19/00 

Т-1

Изобретение относится к технике дискретной обработке сигналов и может использоваться в электросвязи, автоматике и измерительной технике для фильтрации аналоговых сигналов„ поступающих по независимым каналам с различными характеристиками канальных фильтров.

Предлагаемый многоканальный дис- кретно-аналоговый фильтр работает следующим образом.

Уплотненная во времени последовательность (Ukl фиг.2а) отсчетов входных сигналов формируется коммутатором 1 как схематически показано на фиг.2а, для случая N 4. Цифрами на

Изобретение относится к технике дискретной обработки сигналов. Цель изобретения - уменьшение взаимных влияний между каналами. Фильтр содержит коммутаторы 1 и 23, синхронизатор 2, сумматоры 3, 13 и 21, эл-ты задержки 4 и 6, блоки выборки-хранения 5, 15 и 19, блоки стробирования 7, 10 и 22, блок сравнения 8, формирователь 9 строб-сигнала, коммутируемые умножители 11, 14, 17, 18 и 20 и линии задержки 12 и 16. Устройство реализует многоканальный дискретно-аналоговый рекурсивный фильтр второго порядка, в основу структуры которого положено биквадратное звено, являющееся базовым звеном при построении фильтров выше второго порядка. Цель изобретения достигается путем адаптивного изменения защитных позиций в зависимости от степени отличия амплитуд этих отсчетов. 5 ил.

Цель изобретения - уменьшение вза- JQ фиг.2а обозначен номер канала, отсчет

имных влияний между каналами путем адаптивного изменения числа защитных позиций в зависимости от степени отличия амплитуд этих отсчетов.

На фиг.1 представлена блок-схема предлагаемого многоканального дискретно-аналогового фильтра; на фиг. 2- временные диаграммы, поясняющие работу предлагаемого устройства} на

которого подключается на выход коммутатора 1 в данном тактовом интервале Т(, периодичность выборки отсчетов одного канала равна периоду дис- § кретизации тл и одинакова для всех каналов. Один из тактовых интервалов (обозначенный на фиг.2а цифрой 0) оставлен незаполненным (для реализации этого, например, последний вход

фиг.З - пример реализации блока срав- 20 коммутатора 1 может быт-, заземлен),

нения; на фиг.4 - пример построения формирователя стробирования; на фиг.З - один из возможных вариантов построения синхронизатора.

что, как будет показано ни. необходимо для обеспечения во:можности адаптивного изменения защитных Позиций при сохранении ci чхронкости

Многоканальный дискретно-аналого- 5 Работы всех блоков устройства.

вый фильтр содержит (фиг.1) первый коммутатор 1, синхронизатор 2, первый сумматор 3, первьй элемент 4 задержки, первый блок 5 выборки-хра-

35

нения (БВХ), второй элемент 6 задерж- 30 ных ВЛИЯНИ1 каналам введено ки, первый блок 7 стробирования, блок 8 сравнения, формирователь 9 v строб-сигнала, второй блок 10 строби- рования, первьй умножитель 11 (коммутируемый), первую линию 12 задержки (ЛЗ), третий сумматор 13, второй умножитель (коммутируемый) 14, второй 15 ББХ, вторую 16 ЛЗ, третий 17, четвертый 18 умножители (коммутируемые), третий 19 БВХ, пятый умножитель 20 (коммутируемьй), второй сумматор 21, третий блок 22 стробирования, второй коммутатор 23.

Блок сравнения 8 содержит (фиг.З) выпрямители 24,,компаратор 25, коммутаторы 26 и 27, блок 28 из п аттенюаторов, компаратор 29, сумматор 30S схемы 31 и 32 совпадения, реверсивный сумматор 33 (счетчик).

Формирователь строб-сигнала содер- 50 жиг (фиг.4) двоичньм счетчик 34, коммутаторы 35 и 36.

N1 защитных позиций ка один цикл дл тельностью Тд (при past ч-1рном распределении числа позиции соответствует 1 за читным позициям между каждой парой смежных отсчетов, вводимых в линии 12 и 16 задержки, то частота сдвига линий задержки равна

Глз (I + 1) .(N + 1) т-л .

Один из возможных вариантов стру туры входного или выходного сигнало линий 12 и 16 задержки при по казан на фиг.2п (U1t). В данном слу чае отсчеты, подлежащие обработке, следуют на первых из 1+1 позиций на

каждом интервале, длительностью т.

45 /, 1 о ч

(1 I , 2., . ,) t

В устройстве использованы две ли нии 12 и 16 задержки, обеспечивающи сдвиг отсч- гон соответственно на N(1+1) и (NJi)(l+1) интервалов, дли

40

тельностыо , В соответствии с целью гре изсбр-„ гения структура выходного сигнала гумма- тора 3 перед вводом в первую линию 12 задержки на (1+N) (1+1) периодов F j должна быть изменена в соответствии со степенью отличия смежных отсчетов: если U ,- , I

Синхронизатор содержит (фиг,5) тактовый генератор 37, делитель на два 38, делитель 39 на (1+1), делитель на два 40, счетчик на (N+1) 41 и одновибратор 42.

которого подключается на выход коммутатора 1 в данном тактовом интервале Т(, периодичность выборки отсчетов одного канала равна периоду дис- кретизации тл и одинакова для всех каналов. Один из тактовых интервалов (обозначенный на фиг.2а цифрой 0) оставлен незаполненным (для реализации этого, например, последний вход

коммутатора 1 может быт-, заземлен),

что, как будет показано ни. необходимо для обеспечения во:можности адаптивного изменения защитных Позиций при сохранении ci чхронкости

В соответствии -v -1 частота следования отсчетов сигналов на выходе коммутатора 1 равна (N+1) . Тогда, ecл с целью V MS HI °иия взаим

ных ВЛИЯНИ1 каналам введено

N1 защитных позиций ка один цикл длительностью Тд (при past ч-1рном распределении числа позиции соответствует 1 за читным позициям между каждой парой смежных отсчетов, вводимых в линии 12 и 16 задержки, то частота сдвига линий задержки равна

Глз (I + 1) .(N + 1) т-л .

Один из возможных вариантов структуры входного или выходного сигналов линий 12 и 16 задержки при показан на фиг.2п (U1t). В данном случае отсчеты, подлежащие обработке, следуют на первых из 1+1 позиций на

каждом интервале, длительностью т.

/, 1 о ч

(1 I , 2., . ,) t

В устройстве использованы две линии 12 и 16 задержки, обеспечивающие сдвиг отсч- гон соответственно на N(1+1) и (NJi)(l+1) интервалов, дли

тельностыо , В соответствии с целью гре изсбр-„ гения структура выходного сигнала гумма- тора 3 перед вводом в первую линию 12 задержки на (1+N) (1+1) периодов F j должна быть изменена в соответствии со степенью отличия смежных отсчетов: если U ,- , I

защитных позиций 1

-«хг

8 то ЧИСЛО

чтими отсче514

тами может быть уменьшено или оставлено без изменения, если И- v U.,

1+1

то число 1 в данном случае желательно увеличить. С этой целью выходной сигнал Uc (фиг.2б) сумматора 3 подается на первый элемент 4 задержки, обеспечивающий задержку отсчета на Т ; выходной сигнал первого элемента 4 задержки показан на фиг.2в. Входной и выходной сигнал первого элемента 4 задержки подается на входы блока 8 сравнения, в котором определяется, какой из входных отсчетов больше (предыдущий U- или U ;+, последующий) и оценивается, во сколько раз больший отсчет превышает меньший На основании сравнения модулей вход

ных отсчетов U ., U

сформированных выпрямителя; 24, компаратор 25 принимает решение, какой из отсчетов больше, в соответствии с чем на выход коммутатора 26 проключается меньший из отсчетов, а на выход коммутатора 27 - больший, который подается на блок 28 из п аттенюаторов. На каждом последующем отводе блока 28 вносится большее ослабление выходного сигнала коммутатора 27, чем на предыдущем, по°этому сигнал на выходах компараторов 29 содержит, как правило, несколько нулей и несколько единиц, причем, чем больше единиц содержится ка выходах компараторов 29, тем в большей степени отличаются модули

отсчетов U.,

U,

и, наоборот, чем

больше нулей и меньшей единиц в выходных сигналах компараторов 29, тем меньше степень отличия модулей указанных отсчетов. В соответствии с приведенной на фиг.З схемой включения схем 31 и 32 совпадения и реверсивного сумматора 33 выходной сигнал сумматора 33 выходной сигнал сумматора 30, вычисляющего число единиц на выходах компаратора 29, может быт подан на вход прямого либо на вход обратного счета реверсивного сумматора 33, в первом случае двоичное число на выходе реверсивного сумматора 33 увеличивается на число единиц, присутствующих на выходах компаратора 29 на данном интервале, во втором случае соответственно уменьшается. Выходы нескольких старших разрядов реверсивного сумматора 33 подаются далее на вход формирователя 9 строб-сигнала, который выбирает, на какой из 1+1 тактовых позиций в дан

0

0

5

6

ном интервале т. необходимо подать выходной сигнал сумматора 3 на первую линию 12 задержки. Формирователь 9 строб-сигнала может быть выполнен, например, как показано на фиг.4, на базе двоичного счетчика 34, циклически просчитывающего 1+1 импульсов, поступающих с третьего ВЕ-гхода синхронизатора 2, и обеспечивающего управление коммутаторам 35, который формирует на своих выходах сигналы Х1-Х5 (фиг.2 д-н). Коммутатор 36, управляемый выходным сигналом блока 8 сравнеg ния, обеспечивает выбор одного из сигналов Х1-Х5 для подачи на управляющий вход блока 7 стробирования. Поэтому в зависимости от величины отсчета U., последующий отсчет Г -+1 может быть подан на вход липни 12 задержки на любой тактовой позиции данного интервала т;.

Сказанное можно пояснить на следг- ющем примере.

Как видно из Лиг.26, на выходе сумматора 3 1;, - Г,;, поэтому в результате сравнения отсчетов Ь , и г в блоке 8 сравнения на прямом выходе компаратора 25 (фиг.З, выход 1) появляется единица, разрешающая работу реверсивного сумматора 33 п режиме прямого счета. Так как Г, - Г,-, то на выходах компараторов 29 (фиг,4 появляется значительное число единиц ч двоичное число на выходе реверсивного

5 сумматора 33 существенно увенчивается .

В предлагаемом устройстве использован следукшш алгоритм выбора тактовых позиций: чем больше двоичное число на выходе реверсивного сумматора 33 (т.е. на выходе блока 8 сравнения) , тем ближе расположен строб- импульс, выдаваемый формирователем 9 . строб-сигнала к концу данного интервала т- (число защитных позиций между отсчетами, подаваемыми на вход линии 12 задержки, увеличивается), и, наоборот, с уменьшением двоичного числа на выходе блока 8 сравнения стробиру- ющий импульс смещается к началу данного интервала (число защитных позиций уменьшается). В рассматриваемом случае (и,7и2) число на выходе блока 8 сравнения увеличивается и форми-

5 рователь 9 строб-сигнала выбирает последовательность Хр (фиг.2д-н) с большим индексом Р (с большей задержкой), чем в предыдущем интервале,

0

0

5

0

например Х (фнг.2д). В этом случае выходной отсчет U первого сумматора 3 поступает на вход линии задержки на четвертую тактовую позицию интервала Т, (фиг.. В данном случае может быть выбрана и другая позиция, например X или Хт (фиг.2ж,и). Это зависит от TorOj во сколько раз отличаются отсчеты U,, U и соответственно насколько сильно изменилось двоичное число на выходе блока 8 сравнения в начале интервала т. Важно то, что задержка отсчета относительно начала интервала Т введена и число защитных позиций увеличивается.

Следующий отсчет U3 (фиг.2б),.как показано на фиг.26, мало отличается от предыдущего (V 3 сг U ) . В этом случае двоичное число на выходе блока 8 сравнения практически не изменяется (так как число единиц на выходах компараторов 29 (фиг.З) мало), и на интервале Тэ выбирается та же тактовая позиция, что и на предыдущем интер- вале Т7 (формирователь 9 строб-сигнала подает на управлякгагий вход блока стробирования сигнал Хч (фиг.2,о)).

Следующий отсчет U , (фиг.26) больше предыдущего (), поэтому вли- яние отсчета U3 на U4 мало, и число защитных позиций между ними может быть уменьшено. В этом случае двоич- ное число на выходе блока 8 сравнения уменьшается, формирователь 9 . строб-сигнала выбирает последователь ность Хр с меньшим индексом Р, чем в предыдущем интервале Т3, например

Х3 (фиг.2ж).

В этом случае, хотя модули отсче- тов заметно отличаются и число единиц на выходах компараторов 29 (фиг.3 велико, компаратор 25 (фиг.5) выдает единицу уже на своем инверсном выходе (так как U4 U3) и выходной сигнал сумматора 30 (фиг.З) поступает уже на вычитающий вход (вход обратного счета) реверсивного сумматора 33 (фиг.З).

Соответствующий приведенным выше примерам сигнал на выходе блока 7 стробирования и на выходе линии 12 задержки приведен на фиг.2г (сигнал 11Л 3). Из фиг.2г видно, что число защитных позиций между смежными отсчетами U,, U +1 перед вводом в линию 12 задержки увеличилось при U ; U - + 1 не изменилось (или мало изменилось) при U ; «U ,., и уменьшилось при

0

с 5

0

5

0

5

O

5

U : U М1 , т.е. распределение защитных позиций приблизилось к оптимальному.

Входные сигналы линий 12 и 16 задержки подаются на входы блоков 15 и 19 выборки-хранения, осуществляющих запоминание величин отсчетов до конца текущего интервала Т;. В данном случае каждый такой блек может быть выполнен просто в виде пикового детектора, сбрасываемого в начале каждого интервала Т,. Выходные сигналы блоков 15 и 19 выборки-хранения поступают ка входы коммутируемых умножителей 14, 17, 18, 20 соответственно, каждый из которых может быть выполнен, например, в виде коммутатора, N выходов которого подключены к взвешивающим резисторам, включенным на входе операционное , „ил, теля. На данном интервале Т| аждый коммутатор умножителей 11, 14 Р 17, 18, 20 обеспечивает подключение взвешивающих резисторов, определяющих соответствующие весовые коэффициент j именно для того канала, отсчеты которого обрабатываются на данном временном интервале Т; .

В соогве стэии со С- ;Р-Й биквадратного звена второго порядка, на основе которой построено предлагаемое устройство, выходные умножителей 14 и 18 должны быть поданы на первый сумматор 3, для чего эти сигналы предварительно складываются в третьем сумматоре 13. Благодаря наличию блоков 15 и 19 выборки-хранения полученные на данном интервале т. результаты умножения сохраняются до к конца текущего интервала Т;, в связи с чем возможно стробирование выходного сигнала третьего сумматора 13 на последней тактовой позиции текущего интервала Т , с помощью второго блока 10 стробированияs управляющим сигналом для которого может пужить, например, последний из сигналов Хр (при с-г-нан Х5фнг„2к), После указанного ст обированил сигнал задерживается вторым элементом 6 задержки на длительности- одлой тактовой позиции Т |Дт) , за счет чего результат умножения переносится в начало следующего интервале Т ; + 1 s после чего запоминается с помощью первого блока 5 выборки-хранения на весь интервал Т11 . Примеры выходных сигналов третьего сумьдтора 13, второго блока 10

стробирования, второго элемента 6 задержки и первого блока 5 выборки-хра- - нения приведены соответственно на фиг.2к-н (сигналы Uc,,, Ьт стр , иээе,

U Ј ВУ )

Перенос результатов умножений в интервале Т; на следующий интервал Т ,-4, необходим для обеспечения выбора произвольной тактовой позиции, 10 на которой отсчет может быть передан в первую линию 12 задержки. Без введения указанного процесса возможен, . например, следующий случай: результат умножения появился на соответствую- 15 щем входе первого сумматора 3 лишь на последней тактовой позиции интервала Т., в этом же интервале этот результат, сложенный с входным отсчетом, должен быть снова подан на 20 первую линию 12 задержки. Очевидно, что независимо от решения, принятого блоком 8 сравнения, этот результат может быть введен, в первую линию 12 задержки только на той же последней тактовой позиции интервала Т j, поскольку время остальных тактовых позиций уже истекло. Для обеспечения синхронности работы устройства при введении указанного сдвига результа- 30 тов умножений, естественно, необходимо соответствующим образом видоизменить временную структуру выходного сигнала первого коммутатора 1, С этой целью и был введен незаполнен- $ ный временной интервал в конце каждого цикла длительностью Тд, обозначен амй на фиг.2а цифрой 0. Как видно из фиг.2а,н, введение указанного сдвига обеспечивает строгую синхрон- 40 ность проявления отсчета 1-го канала на выходе первого коммутатора 1 (UK, фиг.2а) и результата обработки предыдущих отсчетов этого же канала на

25

тактовой позицией каждого интервал Т; (при 1 4, например, возможно стробирование сигналом Х5 для фиг. 2 что осуществляется третьим блоком стробирования, выходной сигнал кот рого показан на фиг.20. С целью вы деления обработанных фильтром посл довательностей отсчетов каждого ка ла выходной сигнал третьего блока стробирования подается на второй к мутатор 23, аналогичный входному коммутатору, но включенный наобор (как демультиплексор).

Таким образом, предлагаемое уст ройство реализует многоканальный д кретно-аналоговый рекурсивный филь второго порядка. В основу структур фильтра положено биквадратное звен являющееся базовым звеном при построении фильтров выше второго пор ка. Кроме того, исключая из блок-с мы фиг.1 все звенья, расположенные между блоками (например, 15, 19) в борки-хранения и входом сумматора и, увеличивая соответствующим обра зом число линий задержки и умножит лей, на основе предлагаемого устро ства можно реализовать также и нер курсивгын многоканальный фильтр пр извольного порядка.

На фиг.5 приведен пример постро ния синхронизатора 2 на базе такто вого генератора 37, формирующего н выходе меандр частоты (N+1) (1+1)Т которая после деления на 2 делителем 38 в прямой-и инверсной форме подается на тактовые входы линий 1 и 16 задержки (имеется в виду, что эти линии построены на двухфазных ПЗС). На делителе 39 на 1+1 и одно- вибраторе 42 формируются в начале каждого интервала Т короткие импуль сы, обеспечивающие сброс блоков 5,

выходе первого блока 5 выборки-хране-45 15 19 выборки-хранения. С помощью

ния (U5 вж5 фиг02н).

Выходные сигналы коммутируемых умножителей 11, 17 и 20 складываются во втором сумматоре 21. Поскольку выходные сигналы умножителей 17 и 20 аналогичны сигналу Uc 13 (фиг.4к) и могут заполнять на весь текущий интервал Т; (но обязательно присутствуют на последней тактовой позиции этого интервала), то для выравнивания длительностей периодов дискретизации в каждом канале на выходе устройства вводится стробирование выходного сигнала второго сумматора 21 последней

50

55

делителя 40 на два и двоичного счет чика 41 (циклически просчитывающего N+1 импульс) формируются адресные сигналы в виде периодически повторя ющегося набора двоичных кодов для управления коммутаторами 1 и 23 и умножителями 11, 14, 17, 18 и 20. Сигнал с прямого выхода делителя 38 на два подается на формирователь 9 строб-сигнала.

Формула изобретени Многоканальный дискретно-аналого вый фильтр, содержащий синхронизато

0 5 0 0 $ 0

5

тактовой позицией каждого интервала Т; (при 1 4, например, возможно стробирование сигналом Х5 для фиг. 2и), что осуществляется третьим блоком 22 стробирования, выходной сигнал которого показан на фиг.20. С целью выделения обработанных фильтром последовательностей отсчетов каждого канала выходной сигнал третьего блока 22 стробирования подается на второй коммутатор 23, аналогичный входному коммутатору, но включенный наоборот (как демультиплексор).

Таким образом, предлагаемое устройство реализует многоканальный дискретно-аналоговый рекурсивный фильтр второго порядка. В основу структуры фильтра положено биквадратное звено, являющееся базовым звеном при построении фильтров выше второго порядка. Кроме того, исключая из блок-схемы фиг.1 все звенья, расположенные между блоками (например, 15, 19) выборки-хранения и входом сумматора 3, и, увеличивая соответствующим образом число линий задержки и умножителей, на основе предлагаемого устройства можно реализовать также и нере- курсивгын многоканальный фильтр произвольного порядка.

На фиг.5 приведен пример построения синхронизатора 2 на базе тактового генератора 37, формирующего на выходе меандр частоты (N+1) (1+1), которая после деления на 2 делителем 38 в прямой-и инверсной форме подается на тактовые входы линий 12 и 16 задержки (имеется в виду, что эти линии построены на двухфазных ПЗС). На делителе 39 на 1+1 и одно- вибраторе 42 формируются в начале каждого интервала Т короткие импульсы, обеспечивающие сброс блоков 5,

15 19 выборки-хранения. С помощью

делителя 40 на два и двоичного счетчика 41 (циклически просчитывающего N+1 импульс) формируются адресные сигналы в виде периодически повторяющегося набора двоичных кодов для управления коммутаторами 1 и 23 и умножителями 11, 14, 17, 18 и 20. Сигнал с прямого выхода делителя 38 на два подается на формирователь 9 строб-сигнала.

Формула изобретения Многоканальный дискретно-аналоговый фильтр, содержащий синхронизатор,

последовательно соединенные первый коммутатор, входы которого являются входами многоканального дискретно- аналогового фильтра, первый сумматор, первый умножитель и второй сумматор, к второму и третьему входам которого подключены соответственно выходы третьего умножителя, к входу которого подключен вход второго умножителя, и пятого умножителя, к входу которого подключен вход четвертого умножителя, а к управляющим входам первого коммутатора, первого - пятого умножителей, второго коммутатора, вьзсоды которого являются выходами многоканального дискретно-аналогового фильтра , подключен первый выход синхронизатора, второй выход которого подключен к тактовым входам последовательно соединенных первой и второй линий задержки, отличающийся тем, что, с целью уменьшения взаимных влияний между каналами путем адаптивного изменения числа защитных позиций в зависимости от степени ci- личия амплитуд этих отсчетов, введены первый блок стробирова ния, выход которого подключен к информационному входу первой линии задержки,- последовательно соединенные первый элемент задержки, блок сравнения, к второму входу которого, входу первого э„. -мел

та задержки и первому входу первого блока стробирования подключен выход первого сумматора, и формирователь строб-сигчала, второй выход которого подключен к управляющем/ входу первого блока стробирования а между вторым входом первого сумматора и выходом четвертого умножителя введены последовательно соединенные третий сумматор, к второму входу которого подключен выход второго умножителя, второй блок стробировапия, к управляющему входу которого подключен первый выход формирователя стг сб- игнала, второй элемент задержки и первый блок выборки-хранения, между выходом первой линии задержки и входом второго умножителя введен вторел блок вы- Q борки-хракения, вьксдом второй гинии зад ржки и LV че Утого умножителя введеа третье DJ.OI. зыбор- ки-хранения5 межяу вьхл-,м второго сумматора и входом в сгогс коммутатора введен третий блок стробирования, к управляющему вхс - к У о подключен первы1 ьыхом Ь)Ормирозг.1 еля сгроб- сшнала, к управляющему входу которого подключен третий агкс синхронизатора, Ч ТЬВ 3faLS ,- рОГО

5

U

подключен к управляющим входам первого, второго и т ретьегс плел ов выбор- хи-храненк |,

№

гQl-vsx

ы

к

I . t 1 V

i vguiQ

АХ

И

Я

/X

$Ј

/

AF

fr

I VQUIQ

Z09C8W

Фиг.5

гк&щ/до

1118,10

г к$л.п,1§

1№ 5&19