Многоканальный дискретно-аналоговый фильтр Советский патент 1990 года по МПК H03H17/04 

СП 4

00 00

о

СП

Изобретение относится к технике дискретной обработки сигналов. Цель изобретения - уменьшение взаимного влияния между каналами. Многоканальный дискретно-аналоговый фильтр содержит тактовый г-р 1, коммутаторы 2, 6, 7, 10 и 15, сумматоры 3 и 5, умножители 4, 11, 12, 13 и 14, линии задержки 8 и 9, регистры 16 и 17 сдвига и блок 18 оценки уровня. Сдвиг отсчетов сигналов, сильно отличающихся по уровню, происходит в различных линиях задержки, что исключает возможность появления в одной линии задержки на смежных временных позициях двух отсчетов, сильно отличающихся по величине. Это уменьшает взаимное влияние между каналами. 3 ил.

Фиг.1

Изобретение относится к технике дискретной обработки сигналов и может быть использовано в электросвязи, автоматике и измерительной технике для фильтрации аналоговых сигналов, поступающих по независимым каналам с различными характеристиками канальных фильтровс

Цель изобретения - уменьшение вза- имного влияния между каналами.

На фиг о 1 приведена структурная схема многоканального дискретно-аналогового фильтра; на фиг,, 2 - временные диаграммы, поясняющие процесс сорти- ровки отсчетов в предлагаемом устройстве (для случая N (число каналов) 2); на фиг с 3 - тактовый генератор, один из возможных вариантов построения ,

Многоканальный дискретно-аналоговый фильтр содержит тактовый генератор 1, входной коммутатор 2, первый сумматор 3, первый умножитель 4, второй сумматор 5 и выходной коммутатор 6, первый коммутатор 7, п групп последовательно соединенных первых 8-8, и вторых 9-9т линий задержки, третий коммутатор 10, второй 11 и третий 12 умножители, четвертый 13 и пятый 14 умножители, второй коммутатор 15, первый и второй регистры 16 и 17 сдвига и блок 18 оценки уровня. Тактовый генератор состоит из высокочастотного генератора 19, двоичного счетчика 20, D-триггера 21 и элемента 22 задержки о

Работа многоканального дискретно- аналогового фильтра происходит следующим образом „

Входные аналоговые сигналы (U, U-, фиг о 2а) коммутатора 9 преобразуются им в уплотненную во времени последовательность отсчетов Ufc( с периодом дискретизации Та в каждом отдельном канале и подаются на сумматор 3, выходной сигнал исд(фиго2а) которого . аналогичен по структуре сигналу UK, и амплитуды отсчетов на выходе которого оцениваются по величине с помощью блока 18 оценки уровня Последний может быть выполнен, например, в виде группы объединенных по входу пороговых устройств, на дополнительные входы которых подаются опорные напряжения , определяющие уровни квантования отсчетов по амплитуде« Блок 18 формирует таким образом оценку величины входного отсчета в виде позиционного

кода В качестве блока 18 оценки уровня можно использовать также аналого- цифровой преобразователь с небольшим числом уровней квантования, формирующий оценку отсчета в виде двоичного числа Выходной сигнал U4 блока 18 оценки уровня для случая квантования отсчетов на два уровня (т 2) показан на фиг „ 2г„

На фиг о 2а приведен в качестве примера случай, когда сигналы (и, U) разных каналов на выходе первого сумматора 3 сильно отличаются по уровню ()C В этих условиях переходная помеха из первого канала во второй может привести к значительному уменьшению отношения сигнал/шум во втором канале, сигнал в котором имеет низкий уровень о

Для уменьшения искажений слабых сигналов при наличии на смежных временных позициях отсчетов сигналов высокого уровня в предлагаемом устройстве используется сортировка отсчетов по величине (амплитуде), в соответст- вии с чем отсчеты сигналов, имеющие большую амплитуду, сдвигаются в одной паре линий задержки (8-1, 9-1), а отсчеты, имеющие- относительно малую амплитуду, - в другой паре (линии 8-2, 9-2)о При квантовании отсчетов в блоке 18 на два уровня (т 2), например отсчеты в зависимости от их амплитуды делятся на две группы - большие или меньшие величины опорного напряжения иоп(фиг,2а), используемого в блоке 18 оценки уровня, выходной сигнал (фиг02г) которого принимает в этом случае лишь два значения (1 или 0), число m групп из двух последовательно соединенных линий задержки (8-1, 9-1 и 8-2, 9-2) также равно в этом случае двум.

Возможно квантование отсчетов в бпоке 18 и на большее число (т) уровней, при этом требуемое число пар последовательно соединенных линий зл- держки также равно т, соответственно увеличивается разрядность двоичного числа на выходе блока 18 оценки уровня. Использование m 1 целесообразно при больших динамических диапазонах обрабатываемых сигналов, при этом ус- танавливается принадлежность каждого отсчета какому-либо одному из m поддиапазонов

Выходной сигнал блока 18 оценки уровня подается на управляющий вход

коммутатора 7 и определяет на какую из групп линий задержки 8-1, 9-1 или 8-2, 9-2 должен быть подан отсчет, поступающий на коммутатор 7 с выхода сумматора 3 в данном тактовом интервале Т; Tg./N (в случае, приведенном на фиг о 4, Т 0,5Тл, так как число обрабатываемых каналов N 2)„

Таким образом, как показано на фиг о 26, на вход линии 8-1 задержки поступают отсчеты иб((фиг. 26) сигналов, имеющие высокий уровень (U,Uon и соответствующие первому каналу, а на вход линии 8-2 задержки отсчеты Ug./j (фиг„2в) сигналов низкого уровня, соответствующие второму каналу

Информация о том, в какую именно пар/ линий задержки 8-1, 9-1 или 8-2, 9-2 был подан отсчет сигнала в данном тактовом интервале Т; с задержкой на Ни 2 2N тактов Tq/N появляется соответственно на выходе первого 16 и вто

20 Все коммутаторы 2, 7, 15, 10, 6 полностью эквивалентны и могут быть выполнены, например,на базе двунаправленных аналоговых мультиплексоров, уп равляемых довичным кодом (например,

рого 17 регистров сдвига и, поступая

на управляющие входы, соответственно, 25 ИМС, 561 КП1, 561 КП2 и др„)0 Выде- коммутаторов 15 и 10;обеспечивает про- ление канальных сигналов производится ключение на входы коммутируемых умножителей 14, 12, 13, 14 выходных сигналов той группы линий задержки, на вы-

30

ходы которых в данном тактовом интервале Т появляются отсчеты сигнала„ В результате структура сигналов на выходах коммутаторов 10 и 15 соответствует выходному сигналу иК((фиг„2а) коммутатора 2 и в каждом тактовом инвыходными коммутаторами 6„ Сумматоры 3 и 5 выполняются по известным схемам на базе операционных усилителей„

В качестве линий 8 и 9 задержки в предлагаемом устройстве используются тактируемые дискретно-аналоговые линии задержки, построенные по технологии приборов с зарядовой связью (например, ИМС 528 БР-1), обеспечивающие

3S

тервале Т1 на всех входах сумматоров высокую стабильность величин времени3 и 5 появляются отсчеты, соответствующие какому-либо одному фиксированному каналу.. Умножители 11, 4, 12, 13, 14 осуществляют умножение отсчетов . на весовые коэффициенты, соответственно a ,g ,а , о о о , a 5g (где 1 - номер канала) Задержка, вносимая каждой из линий 8-1, 8-2, 9-1, 9-2 задержки, равна N тактам длительностью Тл/Н и равна периоду Тп дискретизации сигнала каждого канала Каждый из коммутируемых умножителей 11, 4, 12, 13, 14 может быть выполнен, например, в виде

коммутатора, N выходов которого через взвешивающие резисторы, определяющие весовые коэффициенты в каждом

задержки и занимающие малый объем даже при большом (несколько сотен) числе последовательно включенных элементов задержки.

Синхронность работы всех узлов предлагаемого устройства обеспечивает- ся тем, что управляющие сигналы форми- 45 руются в общем тактовом генераторе 1, который может быть выполнен, например как показано на фиг„ 3, на основе высокочастотного генератора 19, выходной сигнал которого (частота fQ ) после 50 деления на 2 D-триггером 21 в прямой и инверсной форме подается на тактовые входы всех4линий 8 я 9 задержки (при этом линии 8 и 9 задержки выполняются на двухфазных ПЗС)„ Если используются

канале, подключены к входу операционного усилителя Каждый раз, когда на

выходах коммутаторов 2, 15, 10 появля-55 TPex или четырех фазные ПЗС необходи- ются отсчеты, соответствующие какому- мо сформировать большее число фаз уп- либо 1-му каналу, коммутируемый умножители 11, 4, 12, 13, 14 осуществляют умножение отсчетов на коэффициенты

равляющнх сигналов а Двоичный счетчик 20, циклически просчитываюпийN периодов частоты, формирует на своем выходе

(а ( , „ о „ ,а5 ) , соответствующие только этому 1-му каналу и определяющие в соответствии со структурой фиг, 1 передаточную функцию Hg(Ј) рекурсивного фильтра второго порядка, различную, в общем случае, для разных каналов:

H(Z)

азе z + а$еz

1- а -

I а,е л

aieZ

где Z - )TA

Для реализации передаточных функций более высоких порядков можно, например, применить каскадирование звеньев, аналогичных структуре фиг, 1, причем выход сумматора 5 первого каскада соединяется с входом сумматора 3 второго каскада и т.д.

Все коммутаторы 2, 7, 15, 10, 6 полностью эквивалентны и могут быть выполнены, например,на базе двунаправленных аналоговых мультиплексоров, управляемых довичным кодом (например,

ИМС, 561 КП1, 561 КП2 и др„)0 Выде- ление канальных сигналов производится

выходными коммутаторами 6„ Сумматоры 3 и 5 выполняются по известным схемам на базе операционных усилителей„

В качестве линий 8 и 9 задержки в предлагаемом устройстве используются тактируемые дискретно-аналоговые линии задержки, построенные по технологии приборов с зарядовой связью (например, ИМС 528 БР-1), обеспечивающие

задержки и занимающие малый объем даже при большом (несколько сотен) числе последовательно включенных элементов задержки.

Синхронность работы всех узлов предлагаемого устройства обеспечивает- ся тем, что управляющие сигналы форми- руются в общем тактовом генераторе 1, который может быть выполнен, например, как показано на фиг„ 3, на основе вы

сокочастотного генератора 19, выходной сигнал которого (частота fQ ) после деления на 2 D-триггером 21 в прямой и инверсной форме подается на тактовые входы всех4линий 8 я 9 задержки (при этом линии 8 и 9 задержки выполняются на двухфазных ПЗС)„ Если используются

TPex или четырех фазные ПЗС необходи- мо сформировать большее число фаз уп-

равляющнх сигналов а Двоичный счетчик 20, циклически просчитываюпийN периодов частоты, формирует на своем выходе

периодически повторяющуюся последовательность двоичных кодов,, используемую для управления коммутаторами 2 и 6 и умножителями 11, 4, 12, 13, 14„ Сигнал частоты f0 посЛе небольшой временной задержки, вносимой элементом 22 задержки, может быть использован для тактирования регистров 16 и 17 сдвига, обеспечивая синхронность сдвига информации в регистрах 16 и 17 и линиях 8 и 9 задержки

Таким образом, в многоканальном дискретно-аналоговом фильтре сдвиг отсчетов сигналов, сильно отличающихся по уровнюэ происходит в различных линиях .задержки, что исключает возможность появления в одной линии задержки: на смежных временных позициях двух отсчетов сильно отличающихся по вели чине,, а именно в этом случае может ьметъ место сильное взаимное влияние между каналами и значительное уменьше х.че отношения сигнал/шум в канале с низким уровнемо

Формула изобретение Многоканальный дискретно-аналого- ьиш фильтр, содержащий последовательно соединенные входной коммутатор, первый сумматор., первый умножитель, второй сумматор и выходной коммутатор первая группа из двух последовательно соединенных линий задержки, второй умножитель вход которого подключен к входу третьего умножителя,, выход кото рого подключен к второму входу второго сумматора, к третьему входу которого подключен выход пятого умножителя, к входу которого подключен вход

четвертого умножителя, выход которого

0

,.

5

Q

5

О

и выход второго умножителя подключен соответственно к третьему и второму входам первого сумматора, тактовый генератор, первый и второй выходы которого подключены соответственно к тактовым входам входного, выходного коммутаторов, первого, второго, третьего четвертого, пятого умножителей, первой и второй линий задержки первой группы, отличающийся тем, что, с целью уменьшения взаимных влияний между каналами, введены (т-1)-, групп из последовательно соединенных первых и вторых линий задержки, первый коммутатор} m-выходов которого подключены к входам первых линий задержки тп групп, второй коммутатор к тп-входам которых подключены выходы первых линий задержки m групп, а выход второго коммутатора подключен к входу второго умножителя, третий коммутатор, к т-вхо- дам которых подключены выходы вторых пиний задержки m групп, выход третьего коммутатора подключен к входу четвертого умножителя групп, последовательно соединенные блок оценки уровня, к входу которого и к информационному входу первого коммутатора подключен выход первого-сумматора, первый регистр сдвига и второй регистр сдвига, выход которого, выход первого регистра сдвига и выход блока оценки уровня подключены соответственно к управляющим входам третьего, второго и первого коммутаторов, а второй и третий выходы генератора тактовых импульсов подключены соответственно к тактовым входам первой и второй линии задержки (т-1) групп, и тактовым входам первого и второго регистров сдвига

S

ГГ

Фиг.2

I

Фиг.З