Устройство для передачи и приема дискретных сигналов Советский патент 1989 года по МПК G08C19/28 

1

(21)4328271/24-24

(22)lb.ll.87

(46) 15.07.89. Бюл. № 26 (72) Р.А. Салахетдинов

(53)621.398(088.8)

(56)Авторское свидетельство СССР № 209050, кл. Н 04 J I/00, I966.

Авторское свидетельство СССР 785886, кл. G 08 С 19/28, 1978.

(54)УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМА ДИСКРЕТНЫХ СИГНАЛОВ

(57)Изобретение относится к телеме- хаиике и может быть использовано для передачи цифровой информации по длинным линиям связи. Цель изобретения - повьшение помехоустойчивости устройства. Устройство содержит на пере- даюшей стороне I формирователь 2 импульса начала передачи, шифратор 3 кода начала передачи, формирователь 4 импульсов информации, шифратор 5 кода Баркера, синхронизатор 6, элемент ИЛИ 7 и линию 8 связи, на приемной стороне 9 - регистр 16 сдвига, синхронизатор 11, дешифратор 12, формирователь 13 импульсов записи, мажоритарный элемент 14, регистр 15 сдвига, дешифраторы 16 и 17, RS-триггеры 18, элемент И 19, регистр 20 сдвига, элемент ИЛИ 21, делитель 22 частоты, счетчик 23, элемент и 24, дешифраторы 25 и 6 и (четчик 27. 3 ил.

Изобретение относится к телемеханике и может быть использовано для передачи цифровой информации по длинным линиям связи. Цель изобретения - повышение помехоустойчивости устройства. Устройство содержит на передающей стороне 1 формирователь 2 импульса начала передачи, шифратор 3 кода начала передачи, формирователь 4 импульсов информации, шифратор 5 кода Баркера, синхронизатор 6, элемент ИЛИ 7 и линию 8 связи, на приемной стороне 9-регистр 16 сдвига, синхронизатор 11, дешифратор 12, формирователь 13 импульсов записи, мажоритарный элемент 14, регистр 15 сдвига, дешифраторы 16 и 17, RS-триггеры 18, элемент И 19, регистр 20 сдвига, элемент ИЛИ 21, делитель 22 частоты, счетчик 23, элемент И 24, дешифраторы 25 и 26 и счетчик 27. 3 ил.

(Л

с

4

со

4 О

Изобретение относится к теле.меха- нике и может быть нсГюльзоваио для передачи цифровой информации по длинным линиям связи.

Цель изобретения - повышение помехоустойчивости ,

На фиг. 1 представлена функциональная схема предложенного устройства-, на фиг. 2,3- временные диа- граммы его работы.

Устройство содержит на передающей стороне 1 формирователь 2 импульса начала передачи, шифратор 3 кода начала передачи. Формирователь 4 им- пульсов информации, шифратор 5 кода .Баркера, синхронизатор 6 и элемент ИЛИ 7, выход которого через линию 8 связи соединен с приемной стороной 9 на которой содержится регистр 10 сдвига, синхронизатор 11, дешифратор 12, формирователь 13 импульсов записи, мажоритарный элемент 14, регистр 15 сдвига, дешифраторы 16 и 17, RS-триггер 18, элемент И 19, регистр 20 сдвига, элемент ИЛИ 21 , делитель 22 частоты, счетчик 23, элемент И 24, дешифраторы 25 и 26, счетчик 27. На фиг. 3 представлены вре- мениые диаграммы 28-37 сигналов.

Устройство работает следуюш 1м образом .

На передающей стороне 1 формирователь 2 формирует импульс начала передачи (фиг. 2а) , который поступае иа вход шифратора 3, на выходе шифратора 3 формируется код начала передачи (фиг. 2б), затем формирователь А последовательно выдает на вход шиф ратора 5 импульсы информации (фиг .2г) На выходе шифратора 5 формируется последовательность семиразрядных кодов Баркера (фиг.2д), которыми шифруется каждый разряд информации, при чем единица информащш шифруется в прямом коде, а нуль - в инверсиом коде Баркера. Таким образом, производится шифрация всего информационного массива, предназначенного для передачи. Синхронизация работы формирователей 2 и 4, шифраторов 3 и 5 осуществляется синхронизатором 6. Все импульсные последовательности, сформированные на выходах шифраторов 3 и 5, поступают через элемент ИЛИ 7 на выход передающей стороны I, затем через линию связи 8 - на вход приемной стороны 9 устройства, которьй подключен к входу второго регистра 10 сдвига. Поступающая из линии связи 8 информация последовательно записьшается в регистр 10 сдвига импульсами трехкратной частоты синхронизатора 11 (фиг..3.28). Записанная информация с четырех выходов старших разрядов шестиразрядного регистра сдвига поступает на входы дешифратора 12; В момент, когда на выходах первых двух старших разрядов регистра 10 оказьшается один логический уровень напряжения, а на двух последующих разрядах - второй логический уровень, на его выходе формируется сигнал, который синхронизирует формирователь 13 импульсов записи так, что импульсы записи формируются в средней зоне разряда информации, занимающей одну треть длительности разряда. Временные диаграммы работы формирователя 13 импульсо записи приведены на фиг. 3, где по горизонтали пронумерованы такты трехкратной импульсной последовательност а по вертикали - сигналы.

В устройстве осуществляется интегральный прием информации, для этого используется мажоритарный элемент 14 два из трех, который анализирует уровень напряжения каждого разряда информации в трех зонах длительности Если не менее, чем в двух зонах из трех разряд имеет один и тот же логический уровень, соответствующий уровень формируется на выходе мажоритарного элемента 14, т.е. мажоритарный элемент исправляет искаженный информационный разряд, если он искажен.по уровню в любой зоне разряда информации, но не более, чем на одной трети длительности информационного разряда. Искажение информационного разряда происходит как в линии 8 связи в результате воздействия помех, так и при записи в регистр сдвига 10 из-за расхождения асинхронных частот синхронизатора 6 иа передающей стороне 1 и синхронизатора 11 на приемной стороне 9 устройства. Это расхождение находится в пределах двойного допуска одного номинала частоты, например f, f„QJ, + &f - частота передающей стороны 1 ; fа ном частота приемной стороны 9. Разность частот f( - f н,+ f - uf 2&f. Как еледует из предегавленной на фиг. 3 временной диаграммы формирования импульсов записи, сигнал 30 не искажен, так как Т

ЗТ тоехкратной частоты 28 и к- моменту формирования каждого импульса 31 записи на входах мажоритарного элемента 1А оказьшается сигнал 30 - три единицы или три нуля соответственно в тактах б,в,г; Дуб,ж; и.,к,Л , м,н,п, а для импульсов 34 записи на входах элемента 1А - уровни сигнала 33, где длительности разрядов искажены; в тактах б,в,г, - три единицы, в тактах е,ж,и - три нуля, для импульсов записи 37 - сигнал 36 тоже искажен по .длительности, на входах элемента 14 уровни в тактах б,в,г - три единицы, в Тактах д,е,ж - три нуля, в тактах и,к,л - две единицы и один нуль, в тактах л,м,н - три нуля, однако мажоритарный элемент 14 исправляет искаженные разряды. Информационные разряды с выхода мажоритарного элемента 14 поступают на вход третьего регистра 15 сдвига и записьшаютс последовательно импульсами записи, поступающими с выхода формирователя 13. Информация с выходов разрядов третьего регистра 15 сдвига параллелно поступает на входы дешифратора I6 кода начала передачи и дешифратора 17 кода Баркера. На выходе дешифратора 16 формируется свертка кода начала передачи, который поступает на установочный вход триггера 18, запоминается на время приема всего информационного массива. Затем поступают семиразрядные коды Баркера на входы дешифратора 17, на выходах которого формируются свертки соответственно единиц или нулей. Свертки единиц через первый элемент И 19 поступают на первый (информациониыГО вход регистра 20 сдвига. Свертки единиц и нулей с выхода дешифратора 17 поступают на входы элемента ИЛИ 21, на установочный вход делителя 22 частоты подается сигнал с выхода дешифратора 16 кода начала передачи, на первый (сче ный) вход первого счетчика 23 подаются сигналы сверток с выхода элемента ИЛИ 21. Делитель 22 частоты делит частоту импульсов записи, поступающих на вход делителя 22, на семь, и с его выхода поделенная по- следовательцость импульсов через второй элемент И 24 поступает на

первый (синхронизирующий) вход регистра 20 в качестве импульсов сдпи- га. Единичный сигнал на Р1ыходе RS- триггерл 18 служит разрешением на входах первого и второго элементов И 19 и 24 для прохождения сигналов, поступающих на вторые входы элементов 19 и 24. Первый счетчик 23 счи

тает число сверток, единиц или нулей за время одного слова информации, коды с выходов счетчика 23 поступают на входы дешифратора 25, с выхода которого выдается сигнал о сбое в каждом информационном слове. Управление счетчиком 23 по второму установочному входу производится сиг.. налом с выхода дешифратора 26. Этот сигнал формируется перед каждым информационным словом. С другого выхода дешифратора 26 выдается сигнал, определяющий конец приема информации, который обнуляет RS-триггер 18. Дешифратором 26 управляет второй счетчик 27, который устанавливается в исходное состояние сигналом свертки кода Начала передачи, поступающего с выхода дешифратора 16. На первый (счетный) вход счетчика 27 поступают импульсы записи с выхода формирователя 13. Таким образом, счетчик 27 с дешифратором 26 определяют режим приема информации.

5

0

5

0

5

Формула изобретения

Устройство для передачи и приема дискретных сигналов, содержащее на передающей стороне синхронизатор, выход КОТОРОГО соединен с первым входом шифратора кода Баркера и с входами формирователей импульсов начала передачи и формирователя импульсов информации, выход которого подключен к второму входу шифратора кода Баркера, выход которого соединен с первым входом элемента ИЛИ, выход которого подключен к входу линии связи на приемной стороне синхронизатора, первый Дешифратор, RS-триггер, выход которого соединен с первыми входами первого и второго элементов И, элемент ИЛИ, выход которого подключен к первому входу первого счетчика, выходы которого соединены с первыми входами второго дешифратора, выход второго элемента И подключен к первому входу первого регистра сдвига, выходы которого являются первыми выходами уст-

ройства, отлич ающееся тем, что, с целью повьппения помехоустойчивости устройства, в него на передающей стороне введены шифратор кода начала передачи, к первому вход которого подключен к выход формирователя импульсов начала передачи, выход синхронизатора соединен с вторым входом шифратора кода начала пе- редачи, выход которого подключен к второму входу элемента ИЛИ, на приемной стороне введены второй и третий регистры сдвига, мажоритарный элемент, формирователь импульсоВ за- писи, второй счетчик, делитель частоты, третий, четвертый и пятый дешифраторы, выход синхронизатора соедине с первыми входами второго регистра сдвига и формирователя импульсов - записи, выход которого подключен к первым входам делителя частоты, первого, третьего и четвертого дешифраторов,второго счетчика и третьего ре- гистра сдвига, выходы которого сое- динены с вторыми входами четвертого и первого дешифраторов,первый выход; последнего из которых подключен к первому входу элемента ИЛИ и к второму входу первого элемента И, вы- ход которого соединен вторьи входом первого регистра сдвига, второй выход первого дешифратора подключен к второму входу элемента ИЛИ, выход четвертого дешифратора соединен с певым входом RS-триггера и вторыми входами второго счетчика и делителя частоты, выход которого подключен к второму входу второго элемента И, выход которого соединен с вторым входом второго дешифратора, выход которого является вторым выходом устройства, выходы второго счетчика подключены к вторым входам третьего дешифратора, первый и второй выходы которого соединены соответственно с вторым входом RS-триггера и вторым входом первого счетчика, выход линии связи подклкяен к второму входу второго регистра сдвига, первые и вторые выходы которого соединены с соответствующими входами мажоритарного элемента, выход которого подключен к второму входу третьего регистра сдвига, вторые и третьи выходы второго регистра сдвига соединены с соответствующим входами пятого дешифратора, выход которого подключен к второму входу формирователя импульсо записи.

а в f I Угтияянмпр