Устройство для формирования тестовой последовательности Советский патент 1986 года по МПК G06F11/26 

Изобретение относится к автоматике и может быть использовано для контроля приемников кодовой информацииJ в первую очередь пульта управления и устройств автоматического ввода данных, используемых в системах автоматики.

Целью изобретения является расширение области применения и повы- .шение быстродействия.

На чертеже представлена функциональная -.хема предлах аемого устройства.

.Устройство содержит прямой и инверсный синхровходы 1 и 2, на которые поступают биполярные синхроимпульсы, преобразователь 3 биполярного кода в однополярньш, первый 4, второй 5, третш 6, четвертьш 7, пя- Tbri i 8 и шестой 9 элементы И-ИЛИ, пер- вьй 10 и второй 11 RS -триггеры, второй 12, первый ТЗ, третий 14, чет- вертьй 15, пятый 16 счетчики, генератор 17 импульсов, первый 18, второй

19е1)орммрователи одиночного импульса первый 20, второй 21 регистры, формирователь 22 сигнала запуска, пред- cтaвляюI ий собой кнопочный переключатель и служащий для подачИ сигнала запуска на первый формирователь импульса 13, первый 23 и второй 24 элементы ШШ, блок 25 задания режима представлягащш собой набор переключателей, вход 26 внешнего запуска, первый 27, второй 28 и третпй 29 дешифраторы, элемент liE 30, J) -триггер 31, сумматор 32, первьщ блок 33 задания исходных данных, представ- ляющпй собой набор переключателей, преобразователь 34 однополярного кода в бипохшрный, счетный триггер 35, схему сравнения 36, второй блок 37 задания исходных данных, представляющий собой набор переключателей прямой 38 и инверсный 39 информационные выходы устройства, шифратор 40.

Формирование последовательного кода осуществляется путем сдвига предварительно записанной в регистры

20и 21 информации. Формированле биполярного кода осуществляется преобразователем 34, который управляется шифратором 40. Управление регистрами и дальнейшая обработка их выходных сигналов производится,как описано ниже, в зависимости от выбранного режима работы.

Возможны синхронный и асинхронньи режимы работы устройства, в свою

1838У2

очередь, в асинхронном режиме возможны циклический и однократный (ручной) режимы передачи 32-разрядного кода без запуска и с запуском по

5 внешнему сигналу, передача 24-разрядных биполярных синхроимпульсов. Выбор режима производится оператором с помощью блока 25, обеспечивающего формирование ряДа потенциальных

10 сигналов, поступающих на соответствующие входы элементов H-ilTUl 4 - 9, . Шт 23 и 24.

Режим циклической передачи 32- разрядного кода по ГОСТ 18977-79.

15 li шyльcы геператора 17 поступают на счетчик 13, выполняющий функции делителя частоты. На выходах счетчика 13 формируется сетка опорных частот. R5 -триггер 11, счетчик 14 и

20 дешифратор 27 образуют схему управ

ления, при этом на выходах дешифратора 27 последовательно вырабатываются необходимые для формирования одного кодового слова вспомогательные сигналы. Временные соотношения этих сигналов обеспечиваются выбором кодовых комбинаций, поступающих на дешифратор 27 от счетчика 14. На первом выходе дешифратора 27 (нумерация выходам дешифратора дается в соответствии с формулой) формируются импульсы, соответствующие по времени моменту формирования 32-го разряда выдаваемого устройством кода и используемые при формировании признака частности кода; на пятом - импульсы паузы между пачками 32 синхроимпульсов, формируемых на третьем выходе дешифратора 27; на третьем - пачки из 24 синхроимпульсов; на четвертом - импульсы окончания цикла.

Цикл передачи одного 32-разрядного слова строится следующим образом. Первьм формируется импульс паузы. При наличии этого импульса . призводится запись адреса и информации слова в регистры 20 и 21. По окончании импульса паузы вырабатывается пачка из 32 синхроимпульсов, осуществляющих сдвиг кода в регистрах и стробирующих по длительности импульсы последовательного кода в шифраторе 40. Циклическая работа схемы управления обеспечивается триг- герм 11,который включается сигналом с четвертого выхода дешифратора 27 и обнуляет, счетчик 14. Затем сигна- лом с выхода счетчика 13 триггер 11

3

обнуляется, т.е. внопь разрешается работа счетчика 14.

Формирование адресной части слова для записи в регистр 21 осуществляется элементом И-ИЛИ 9, счетчиком 16, дешифратором 29, схемой сравнения 36, блоком 37. Выбор адресов для передачи осуществляется оператором с помощью блока.37. Устройство обеспечивает передачу как полного (16), так и ограниченного набора адресов. При передаче полного набора сигналом от блока 25 блокируется вторая группа входов элемента И-ИЛИ 9 и на счетчик 16 поступают только импульсы паузы с пятого выхода дешифратора 27 Дешифратор 29 преобразует двоичный код адреса с выхода счетчика 14 в позиционный код. Выходы дешифратора 29 соединены с первыми входами схемы сравнения 36, на вторые входы которой поступают сигналы с блока 37. При совпадении единиц в какой- либо паре входных сигналов схема сравнения формирует сигнал совпадения, используемый для стробирования записи информации в регистр 20 только по выбранным адресам (по остальны передается нулевая информация). При передаче ограниченного набора адресов сигналом от блока 25 снимается запрет с второй группы входов элемента И-ИЛИ 9. При этом в случае несовпадения ни в одной из пар входных сигналов схемы сравнения 36 сигнал с ее выхода разрешает поступление через элемент И-ИЛИ 9 на вход счетчика 16 синхроимпульсов с второго выхода дешифратора 27 др получения совпадения. Полученное при совпадении состояние счетчика 16 сохраняется до момента окончания записи адреса в регистр 21, затем импульсом паузы состояние счетчика 16 увеличивается на единицу, и цикл работы повторяется.

Формирование информационной части слова для записи в регистр 20 производится элементом ИЛИ 23, счетчиком 1.5, сумматором 32 и блоком 33. При циклической передаче счетчик 15 обнулен сигналом, поступающим через элемент ИЛИ 23 от блока 25, поэтому сигнал на выходе сумматора 32 совпадает с кодом, поступающим от первой группы выходов блока 33, Таким образом, набранная оператором на блоке 33 информация записьшается в часть разрядов регистра 20 через сумматор

83894

32, в остальные - непосредстнанно.

Управление работой регистров 6 и 21 во всех режимах осуществляется сигналами с выходов элементов И-ИЛИ 5,6 и 8. С выхода элемента И-киЫ 8 снимается сигнал для включения регистров 20, 21 в режимы записи или сдвига. Этим же сигналом

осуществляется обнуление триггера 35. Сигналом с выхода элемента И- ИЛИ 6 осуществляется стробирование записи информационной части слова в регистр 20. Пачки синхроимпульсов

с выхода элемента И-ИЛИ 5 осуществляют сдвиг информации в регистрах 20 и 21 и поступают на шифратор 40. При циклической подаче 32-разрядных слов с полным набором адресов

в момент паузы сигнал с пятого выхода дешифратора 27 через элемент 8 включает регистры 20, 21 в режим записи. При совпадении выбранного оператором и текущего (определяемого состоянием счетчика 16) адресов по сигналу от схемы сравнения 36, проходящим через элемент И-ИЛИ 6, производится запись информационной части слова в регистр

20. Запись адресной части в регистр 21 производится непосредственно от коммутатора адреса 37 ( ст аршие, неизменяющиеся разряды), и от счетчика 16 (изменяющиеся разряды). Тактирование записи адреса производит- ся сигналом, поступающим на вход регистра 21 от счетчика 13. По окончании импульса паузы производится переключение регистров 20 и 21 в режим сдвига, одновременно;, состояние счетчика 16 увеличивается на единицу. Поступающие затем на вход сдвига регистров 20, 21 от элемента И-ИШi 5 синхроимпульсы осуществляют сдвиг информации в регистрах 20 и

21, формируя последовательный код, которьм с выхода регистра 21 поступает на информационный вход триггера 35 и на элемент И-ИЛИ 4. Последний пропускает однополярньй код на первьш информационньш вход шифратора 40, на второй вход которого поступают синхроимпульсы. На вход блокировки шифратора 40 поступает разрешающий сигнал, сформированный элементом ИЛИ 24 по сигналу от Олока 25. На выходах шифратора 40 формируются импульсы, управляющие работой преобразователя 34, формирующе

го стандартный биполярньй последовательный код, поступающий на выходы 38 и 39 устройства. В момент передачи 32-го разряда кода формируется признак честности, для чего по сигналу с первого выхода дешифратора 27 в зависимости от поступающих на первую и вторую группу входов элемента И-ИЛИ 9 сигналов от коммутатора режима 25 на выход элемента И-ИЛИ 4 передается состояние прямого или инверсного выхода триггера 35, который осуществляет подсчет числа единичных импульсов в коде, поступающем с выхода регистра 21 . Затем цикл передачи повторяется для слова со следующим адресом и т.д. ..

Циклическая передача ограниченного набора адресов отличается тем, что во время передачи кода осуществляется поиск следующего подлежащего передаче адреса.

Работа большинства узлов устройства при ручной однократной передаче не отличается от описанной для режима циклической передачи, т.е. их циклическая работа продолжается. Особенность состоит в том, что сигналом от-коммутатора режима 25 вход блокировки шифратора через элемент lUIH 24 соединяется с выходом схемы стробирования, содержащей формирователи одиночного импульса 18, 19, элемент И-ИЛИ 7, D -триггер 31, элемент ИЛИ 24,.. Ьлок 22, вход 26 внешнего запуска. По сигналу от блока 22 срабатывает формирователь 18 импульса, длительность выходного сигнала которого определяется периодом следования импульсов опорной частоты, поступающих на вход генератора от счетчика 13. Выходной импульс формирователя 18 через элемент И- ИЛИ 7 поступает на формирователь 19 импульса, при этом прохождение сигналов через вторую группу входов элемента И-ШШ 7 запрещено сигналом от блока 25. Длительность импульса формирователя 19 определяется сигналом от старшего разряда счетчика 16, т.е. соответствует времени набора всех заданных адресов, D -триггер 31 обеспечивает привязку фронтов выходного импульса формирователя 19 к циклу формирования кодового слова за счет подачи импульсов паузы с пятого выхода дешифратора 27 на тактовый вход 3) Триггера 31. Выходной сигнал D -триггера 31 через элемент ИШ 24 поступает на вход блоки- с ровки шифратора 40 и отпирает последний на время цикла передачи выбранных адресов. Таким образом, устройство обеспечивает однократную передачу слов с заданным набором O адресов при поступлении сигнала от блока 22.

Работа устройства при однократной передаче по внешнему сигналу от бло5 ка 25 заключается в том, что разрешается прохождение сигнала с входа 26 внешнего запуска через элемент И-ИЛИ 7 на вход запуска формирователя 19. Вторая особенность работы

Q состоит в том, что сигналом с блока 25 снимается обнуляющий сигнал с входа сброса счетчика 15, и формирователем информации слова по внешнему сигналу запуска производит5 ся формирование последовательности чисел в информационной части слова . (например, команд опроса ячеек памяти устройств автоматического ввода данных).При запуске формирователя 18

р импульса от блока 22 сигналом с вько- да формирователя 18 производится обнуление счетчика 15 и производится однократная выдача кода с информационной частью,соответствующей набранной на блоке 33. Затем при поступлении

на вход 26 импульса запуска состояние счетчика 15 увеличивается на единицу. При этом на выходе сумматора 32 для записи в регистр 20 получаем число, на единицу больше переданного в предыдущем цикле. По импульсу внешнего запуска срабатьша- ет также схема стробирования, отпирающая устройство на время формирования кодовой посьшки. Следующий импульс на входе 26 вновь увеличивает состояние счетчика на единицу и вызывает срабатывание схемы стробирования, и т.д. Таким образом, осуществляется передача последовательности чисел по внешнему запускающему сигналу.

5

0

5

0

Устройство обеспечивает также асинхронное формирование пачек 24- разрядных биполярных синхроимпульсов. При этом на шифратор 40 через элемент И-ИЛИ 5 подаются однополярные 24-разряднь1е синхроимпульсы .с третьего выхода дешифратора 27. Поступление информации на шифрат ор 40 через элемент И-ИЛИ 4 блокируется сигналами от блока 25.

В синхронном режиме на входы 1 и 2 биполярных сигналов поступают биполярные синхроимпульсы. Преобразователь 3 преобразует биполярные синхроимпульсы в однополярные, поступающие на схему, включающую счетчик 12, дешифратор 28 и RS -триггер 10, которая осуществляет-;, выделение .. паузы между двумя последовательными пачками синхроимпульсов. Синхроимпульсы с входа преобразователя 3 производят сброс счетчика 12 и RS- триггера 10. Частота поступающих на счетчик 12 импульсов от счетчика 13 и кодовая комбинация, вызывающая срабатывание дешифратора 28, выбрана таким образом, что сигнал на выходе дешифратора 28,переводящий в единичное состояние R -триггер 10, повляется только в паузе между пачками синхроимпульсов (она имеет большую длительность по сравнению с паузами между импульсами внутри пачки). Таким образом, на выходе

RS -триггера 10 формируется импуль паузы, поступающий через элемент И- ИЛИ- 8 (вторая группа входов этого элемента заблокирована в данном режиме сигналом с блока 25) на входы управления регистрами 20 и 21 и вход сброса счетного триггера 35. Во время действия импульса паузы сигналом с второго выхода счетчика 13, проходящим через элемент И-ИЛИ 6, производится запись в регистр 20 информации от блока 33 и сумматора 32, счетчик 15 в этом режиме обнулен сигналом, проходящим через элемент ИЛИ 23 от блока 25. С приходом первого синхроимпульса происходит обнуление

RS -триггера 10 и регистр 20 переводится в режим сдвига, которьш осуществляется синхроимпульсами, поступающими на вход регистра 20 от демодулятора 3 через элемент И-ИЛИ 5. Формируемьй на входе регистра 20 при сдвиге последовательный код поступает через элемент И-ШШ 4 (прохождение информации от других источников в данном режиме заблокировано сигналами от блока 25) на шифратор 40, на вход блокировки которого в этом режиме поступает разрешающий сигнал.

0

5

0

5

0

5

0

5

5

Формула изобретения

Устройство для формирования тестовой последовательности, содержащее генератор импульсов, первый и второй счетчики, первый и второй элементы И-ИЛИ, первый и второй дешифратор, счетный и первый ftS -триггеры, пер- вьм и второй регистры, формирователь сигнала запуска, блок задания режима, первый и второй блоки задания исходных данных, шифратор и преобразователь однополярного кода в биполярШЛй причем первые группы информационных выходов первого и второго блоков задания исходных данных соединены соответственно с установочными входами первого и второго регистров, выход первого регистра соединен с информационным входом сдвига второго регистра, последовательный выход которого соединен с информационным входом счетного триггера, и первым входом первого элемента И-ИЛИ, второй и третий входы которого соединены соответственно с прямым и инверс- ,ным выходами счетного триггера, а выход первого элемента И-ИЛИ соединен с первым входом шифратора, выход которого соединен с входом преобразователя однополярного кода в биполярный, выходы которого являются прямыми инверсными информационными выходами устройства, четвертый и пятьш входы первого элемента И-ИЛИ соединены с первым и вторым выходами блока задания режима,а шестой и седьмой входы объединены и подключены к первому выходу первого дешифратора, группа выходов второго счетчика соединена с группой входов второго дешифратора, первый разрядный выход первого счетчика соединен со счетным входом второго счетчика, пер- вьп1 вход второго элемента И-ШШ соединен с третьим выходом блока задания режима, отличающееся тем, что, с целью расширения области применения и повышения быстродействия, в устройство введены третий, четвертый, пятый и шестой элементы И-ИЛИ, второй RS -триггер, третий четвертый и пятый счетчики, первый и второй формирователи одиночного импульса, первый н второй элементы ИЛИ, третий дешифратор, элемент НЕ, D -триггер, сумматор, схема сравнения и преобразователь

биполярного кода в одиополярмый, причем прямой и инверсный синхровходы, устройства соединены соответственно с прямым и инверсным входами пре образователя биполярного кода в од- нополярный, выход которого соединен с входами сброса второго счетчика, первого R5 -триггера и вторым входом второго элемента И-ИЛг1, тре- тий и четвертый входы которого соединены с вторым и третьим выходами первого дешифратора, а пятый и шестой входы соответственно с четвертым и птым выходами блока задания режима, выход второго элемента И-ИЛИ соединен с входом сдвига второго регистра, тактовьш вход которого, первый и второй входы третьего элемента И-ШШ- соединены с первым разрядным выходом первого счетчика, второй, третий и четвертый разрядные выходы которого соединены соответственно с синхровходами первого формирователя импульса, третьего счетчика и входом сброса второго Rs -триггер установочньй вход которого соединен .с четвертым выходом первого дешифратора, пяТый выход которого соединен с первыми входами пятого и шестого элементов И-ИЛИ и синхровходом J) - триггера, группа входов первого дешифратора соединена с группой выходов третьего счетчика,, вход сброса которого соединен с выходом RS -тригера, вход первого счетчика соединен с выходом генератора импульсов, выхо второго дешифратора соединен с устанвочным входом RS -триггера, выход которого соединен с вторым входом пятого элемента И-1-ШИ, третий и чет- вертьй входы которого непосредственно и через элемент НЕ соединены с шестым выходом блока задания режима выход пятого элемента И-Ш1И соединен с входом сброса счетного триггера и входами управления режимом первог

и второго регистров, вход сдвига первого регистра, синхровход съем-

ного триггера и второй вход шифратора соединены с выходом второго элемента И-Ш1И, выход формирователя сигнала запуска соединен с входом запуска первого элемента 1ШИ и

. JQ j0 5 п

0

5

0

5

четвертого элемента И-Ш1И, второй вход которого и счетный вход четвертого счетчика соединены с входом внешнего запуска устройства, выход четвертого элемента И-ИЛИ соединен с входом запуска второго формирователя импульса, синхровход и выход которого соединены соответственно с выходом старшего разряда пятого .счетчика и D -входом D -триггера, выход которого соединен с первым входом второго элемента ИЛИ, выход которого соединен с третьим входом шифратора, вторые входы первого и второго элементов ИЛИ и третий вход четвертого элемента И-ШШ соединены соответственно с седьмым, восьмым и десятым входами блока задания режима, выхрд первого элемента ИЛИ соединен с входом сброса четвертого счетчика, выход которого и второй выход первого блока задания исходных данных соединены соответственно с первым и вторым входами сумматора, выходы которого соединены с группой информационных входов первого регистра, второй и третий входы и выход шестого элемента И-ИЛИ соединены соответственно с десятым выходом блока задания режима, вторым -выходом первого дешифратора и входом пятого счетчика, группа выходов которого соединена с группой информационных входов второго регистра и группой входов третьего дешифратора, выход которого и второй выход второго блока задания исходных данных соединены соответственно с п.ервым и вторым входами схемы сравнения, выход которой соединен с четвертым входом шестого элемента И-ИЛИ и третьим входом третьего элемента И-ИЛИ, четвертый вход и выход которого соединены соответственно с одиннадцатым выходом блока задания и тактовым входом первого регистра, выход которого соединен с восьмым входом первого элемента , девятый и десятый входы которого соединены соответственно с двенадцатым и тринадцатым выходами блока задания режима.

j

эта

Изобретение относится к автоматике и может быть использовано для контроля приемников кодовой информации, в первую очередь пультов управления.и устройств автоматического ввода данных, Цель изобретения - расширение области применения и повьшение быстродействия. Устройство имеет прямой и инверсный выходы, на которые поступают биполярные синхроимпульсы, демодулятор, преобразующий i биполярные синхроимпульсы в однополярные - ,шесть элементов И-Ш1И два триггера, 5 счетчиков,генератор два-генерато- ра одиночного импульса,, два регистра, коммутатор запуска, представляющий собой кнопочный переключатель и служащий для подачи сигнала запуска на первый генератор одиночного импульса, два элемента ИЛИ, коммутатор режима, представляющий собой набор переключателей и предназначенньи для выдачи сигналов на входы элементов ИЛИ и И-ШШ, вход внешнего запуска, и дешифратора, инвертор, D-триггер, сумматор, коммутатор информации, представляющий собой набор переключателей, предназначенный для выдачи сигналов на информационные входы записи первого регистра, модулятор, счетный триггер, схему сравнения, коммутатор адреса, представляющий собой набор переключателей для выдачи сигналов на информационные входы записи второго регистра и шифратор 1 ил. (Л С ч 5 Ю 00 СО сх со