Адаптивный аналого-цифровой преобразователь Советский патент 1989 года по МПК H03M1/18 

4

СО СП со

со

Изобретение относится к импульсной технике и может быть использован в быстродействующих автоматизированных системах измерения параметров ши рокополосных периодических сигналов с большим диапазоном измерения амплитуд.

Целью изобретения является уменьшение динамической погрешности и по- вышение быстродействия.

На фиг. 1 приведена функциональная схема устройства; на фиг. 2 - функциональная схема блока синхронизации; на фиг. 3 - функциональная схема запоминакяцего устройства; на фиг. 4 - временные диаграммы работы Iустройства (X - неопределенное зна- |чение.) .

Устройство содержит аналого-цифро вой преобразователь (АЦП) 1 считы- |вания, дифференциальный усилитель 2,

блок 3 синхронизации, цифрованалого- вый преобразователь 4, запоминающее устройство 5 (ЗУ), счетчики 6 и 7, блок 8 умножения, блок 9 суммирования I триггеры 10 - 13, элементы И 14 и 15, Iэлементы Ш1И 16 и 17, формирователи ;18 и 19 импульсов, регистр 20, входную шину 21, неинвертирующий 22 и ин- вертирунщий 23 входы дифференциального усилителя, информационный вход 24 АЦП 1, выход 25 блока 3, вход 26 АЩ1 1, вход 27 триггера 10, выход 28 ;блока 3, шину 29 синхронизации, вход 30 триггера 10, вход 31 триггера 11, шину 32 пуска, вход 33 триггера 11, входы 34 и 35 счетчиков 6 и 7, вход 36 триггера 13, вход 37 триггера 12, шину 38 считывания, выход 39 счетчи- ка 6, вход 40 триггера 11,. вход 41 триггера 12, входы 42 и 43 триггера 13, выход 44 счетчика 7, вход 45 триггера 13, шину 46 готовности, выходы 47 счетчика 6, входы 48 и 49 ЗУ 5, выходы 50 счетчика 7, вход 51 и выходы 52 ЗУ 5,

Блок 3 синхронизации (фиг. 2) содержит включенные последовательно генератор- 53 импульсов, счетчик 54, формирователь 55 импульсов и элемент 56 задержки, вход 57 счетчика 54.

Запоминающее устройство 5 (фиг.З) содержит блок 58 памяти, формирова- тель 59 импульсов, входы 60 - 62 бло ка 58.

Устройство работает следующим образом.

Перед началом измерений из внешнего устройства на шину 32 пуска передается импульс (фиг. 4а), поступающий на вход 33 триггера 11, вход 37 триггера 12, входы 34 и 35 счетчиков 6 и 7 и вход 36 триггера 13. При этом на выходах триггеров 11 и 12 формируется уровень логической 1 (фиг.46 и в соответственно), на выходах 47 счетчика 6 и на выходах 50 счетчика 7 формируются коды 00 (фиг. 4г, д) а на выходе триггера 13 формируется логический О (фиг.4е), поступающий на шину 46 готовности.

Логическая 1 с выхода триггера

11() поступает на вход блока 3 и далее на вход 57 счетчика 54, устанавливая его в исходное состояние, которое остается неизменным, несмотря на наличие импульсов генератора 53 на его входе (фиг.4ж). ,

Логическая 1 с выхода триггера

12(фиг. 4в) поступает на второй вход элемента ИЛИ 16, устанавливая на

его выходе логическую 1 (фиг.4з), поступакядую на второй вход элемента И 14 и поддерживающую его в открытом состоянии.

Код 00 выходов 47 счетчика 6 (фиг. 4г) поступает на входы 48 ЗУ 5 И далее на входы 61 блока 58, возбуждая в нем соответствующую ячейку памяти.

Код 00 с выходов 50 счетчика 7 (фиг. 4д) поступает на первые входы гблока 8, также формируя на его выходах нулевое значение кода (фиг.4и). Состояние выходов блока 8 (фиг.4и) поступает на вторые входы блока 9 и на входы цифроаналогового преобразователя 4, нулевое значение напряжения с выхода которого (фиг.4к) поступает на вход 23 дифференциального усилителя 2.

В таком состоянии устройство может находиться сколь угодно долго в ожидании поступления измеряемой информации .

Импульс синхронизации, сопровождающий или опережающий измеряемый периодический сигнал, в произвольный момент времени поступает из внешнего устройства на шину 29 синхронизации (фиг. 4л) и далее на вход 30 триггера 10 и вход 31 триггера 11. При этом на выходе триггера 10 формируется логическая 1 (фиг. 4м), поступающая на вход 43 триггера 13, а

на выходе триггера 11 формируется логический О (фиг. 46), поступающий через блок 3 на вход 57 счетчика 54 и устанавливающий его в счетный режим, вследствие чего состояние счетчика 54 начинает изменяться под действием импульсов генератора 53 (фиг. 4ж).. При переполнении счетчика 54 запускается формирователь 55, ю импульс которого (фиг. 4н) поступает на вход элемента 56 задержки и через выход 25 блока 3 на вход 26 АЦП 1, инициируя процесс преобразования информации, поступающей на его вход 24 t5 с выхода дифференциального усилите- ля 2 (фиг. 4о), сигнал которого, в свою очередь, определяется сигналом на входной шине 21 (фиг. 4п).

После завершения процесса преоб- 20 разования на выходе АЦП 1 формируется код некоторого числа Z (фиг. 4р), которое, в частности, может быть равно нулю. Сигнал с выхода АЦП 1 поступает на входы элементов И 15 и ИЛИ 16, 25 а также на первые входы блока 9, на вторые входы которого с выходов блока 8 поступает код 00 (фиг. 4и). При этом на выходе блока 9 также формируется код (фиг. 4с), поступающий на входы 49 запоминающего устройства 5 и далее на входы 62 блока 58.

Импульс с выхода элемента 56 (фиг. 4т) через выход 28 блока 3 поступает на первый вход элемента ИПИ 17 и далее на счетный вход счетчика 6 Вместе с тем импульс с выхода 28 блока 3 через элемент И 14, поддерживаемый в открытом состоянии логической 1 с выхода элемента liJIH 16 (фиг.4з) поступает на вход 51 ЗУ 5 и далее на вход формирователя 59, что приводит к его возбуждению и осцилляции импуль f.a на входе 60 блока 58, в нулевой ячейке которого фиксируется результат первого измерени я z , временная неопределенность которого (фиг. 4ж) не превьппает половины периода генератора 53.

После завершения записи в блоке 58 ЗУ 5 и окончания импульса на выходе 28 блока 3 (фиг. 4т) на выходах 47 счетчика 6 формируется код числа 01 (фиг. 4г).J поступающий на входы 48 ЗУ 5 и возбуждающий следующую ячейку его блока 58.

В дальнейшем устройство работает аналогичным образом, измеряя мгновенные значения сигнала на информационном входе 24 АЦП 1 и зано-ся все результаты измерения, в том числе нулевые и соответствующие превышению диапазона D преобразователя 1, в выбираемые последовательно ячейки памяти ЗУ 5. При этом коды АЦП 1, соответствующие превышению его диапазо5

0 5

0

5

0

5

0

5

на D, вызывают появление

в соответ11 ч II

ствующем такте логической на выходе элемента И 15, которая поступает на вход 27 триггера 10 и устанавливает на его выходе логический О (фиг. 4м), поступающий, в свою очередь, на информационный вход 43 триггера 13.

При переполнении сигнала 6, происходящем после окончания измеряемого сигнала на входной шине 21 (фиг.4п), на его выходе 39 формируется сигнал, поступающий на счетчик 7 и устанавливающий на его выходах 50 код следующего числа, в данном случае числа 01 (фиг. 4д), которое поступает на первые входы блока 8. При этом на выходе блока 8 формируется код числа Z-o (фиг. 4и), поступающий на вторые входы блока 9 и на входы цифроанало- гового преобразователя 4, сигнал с выхода которого (фиг. 4к) поступает на вход 23 дифференциального усилителя 2 и смещает его выходной сигнал на соответствующую величину (фиг.4о). Кроме того, сигнал с выхода 39 счетчика 6 запускает формирователь 18, импульс которого (фиг. 4у) поступает на входы 40 - 42 триггеров 11-13 соответственно. При этом триггер 11 переключается и на его выходе форми-- руется логическая 1 (фиг, 46), поступающая через вход блока 3 на вход 57 счетчика 54 и устанавливающая его в исходное начальное состояние, на выходе триггера 12, формируется логический О (фиг. 4в), снимающий логическую 1 с выхода элемента 1ШИ 16 (фиг. 4з), а на выход триггера 13 (фиг. 4е) с выхода триггера 10 (фиг. 4м) переписывается логический , поступающий на шину 45 готовности и указывающий на незавершенность процесса измерения периодического аналогового сигнала.

Следующий импульс с шины 29 син-. хронизации (фиг. 4л) сбрасывает в О триггер 11 (фиг. 46) и начинает новый цикл измерения мгновенных значений сигнала на входной шине 21

(фиг. 4п), причем, поскольку на выходе триггера 1,2 присутствует логический О (фиг. 4в), в этом и последую- циклах измерения в.ЗУ 5 заносятся только результаты измерения, отличные т нуля, которые частично замещают аписанную в него ранее информацию. В дальнейшем устройство работает нелогичным образом, увеличивая после цикла измерения смещение дифференциального усилителя 2 на соответствующую величину и измеряя пара- етры соответствующего амплитудного слоя входного сигнала. При этом, сли сигнал на входной шине находится пределах рабочего диапазона D .уст- 1:|ойства, в одном из циклов измерения

ереполнения разрядной сетки АЦП 1 le происходит, поэтому к концу этого иикла на выходе триггера 10 сохраня- логическая 1, которая по им- цульсу формирователя 18 переписывает- я в триггер 13 (фиг. 4е). Если на ходной шине 21 сигнал превышает ра- очий диапазон D, по истечении соот- етствующего времени происходит пере- олнение счетчика 7, сигнал с выхо- а 44 которого запускает формирова- 19, импульс которого, в свою о чередь, поступает на вход 45 триг- riepa 13 и ус танавливает на его выходе л1огическую. 1, которая через шину 4|6 готовности поступает во внешнее устройство для индикации окончания и|змерения.

После получения сигнала готовности с шины 46 внешнее устройство пре- к|ращает формирование импульсов на ШИНЕ 29 синхронизации и считывает ин- фЬрмацию с выходов 52 (фиг. 4ф), на которых присутствует результат первого измерения Z , который считывает- из нулевой ячейки ЗУ 5, возбуждаемого нулевым состоянием выходов 47 счетчика 6 (фиг. 4г). После считьюа- ния первого числа из внешнего устройства поступает импульс на шину 38 .считывания (фиг. 4х), который через здемент ИЛИ 17 поступает на вход счетчика ,6 и изменяет состояние его выходов 47 (фиг. 4г), что приводит к возбуждению следующего адреса ЗУ 5 информация с выходов которого через выходные шины 52 поступает во внеш- ,Нбе устройство, в котором после подачи соответствующего количества им- . пульсов на шину 38 считывания, формируется полный массив данных, отра Ж|ающий результат измерения ,

Устройство позволяет свести динамическую погрешность измерения к погрешности синхронизации цифровых сигналов, которая может быть уменьшена наращиванием разрядности счет.чика 54, а также существенно сократить длительность измерения за счет перехода от единичного измерения на каждом входном сигнале к послойному измерению совокупности амплитуд, попадающих в заданный амплитудный диапазон,

Ф о рмула изобретения

1. Адаптивный аналого-цифровой преобразователь, содержащий цифро- аналоговый преобразователь, первый элемент И, регистр и блок синхронизации, первый выход которого соединен с входом пуска аналого-цифрового преобразователя считывания, выходы которого соединены соответственно с первыми входами блока суммирования, отличающийся тем, что, с целью уменьшения динамической погрешности и повьш1ения быстродействия, в него введены блок умножения, запоминающее устройство, два счетчика, четыре триггера, второй элемент И, . . два элемента ИЛИ, два формирователя импульсов, дифференциальный усилитель, причем входной шиной является неинвертирушщий вход дифференциального усилителя, инвертирующий вход и выход которого соединены соответственно с выходом цифроаналогового пре- .образователя и с информационным входом аналого-цифрового преобразователя . считывания, выходы которого поразрядно соединены с первыми входами первого элемента ИЛИ и первого элемента И, второй вход которого объединен с первыми входами второго элемента И и второго элемента ИЛИ и соединен с вторым выходом блока синхронизации, выход первого элемента И соединен с

входом установки в

О

первого триггера, вход установки в 1 которого объединен с входом установки в О второго триггера и является шиной синхронизации, выход первого .триггера соединен с информационным входом третьего триггера, вход установки в 1 которого через первый формирователь импульсов соединен с выходом переключения первого счетчика, вход синхронизации объединен со счетным входом второго триггера, входом уста91

новки в о четвертого триггера и соединен с выходом второго формирователя импульсов, вход установки в О третьего триггера объединен с входами установки в 1 второго и четвертого триггеров, с .установочными входами первого и второго счетчиков и является шиной Пуск, выход третьего триггера является шиной готовности, выход четвертого триггера соединен с вторым входом первого элемента ИЛИ, выход которого соединен с вторым входом второго элемента И, выход которого соединен с входом записи запоминающего устройства, информационные входы которого соединены с соответствующими выходами блока суммирования , адресные входы запо

минающего устройства соединены с соответствующими выходами второго счетчика, а выходы являются выходной информационной шиной, выход переполнения второго счетчика соединен с входом второго формирователя импульсов и счетным входом первого счетчика, счетный вход второго счетчика ; соединен с выходом второго элемента ИЛИ, второй вход которого является шиной считывания, выход второго триггера соединен с входом блока синхронизации, выходы первого счетчика

10

соединены с соответствующими первыми входами блока умножения, вторые входы которого соединены с соответствующими выходами регистра, входы которого являются шиной кода, выходы блока умножения соединены соответственно с вторыми входами блока суммирования и входами цифроанапогового преобразователя.

2,Преобразователь по п. 1, отличающийся тем, что блок синхронизации выполнен на последовательно соединенных генераторе импульсов , счетчике, формирователе импульсов и элементе задержки, установочный вход счетчика является входом блока, первыми и вторыми выходами которого являются соответственно

вход, и выход элемента задержки.

3.Преобразователь по п. 1, о т- личающийся тем, что запоминающее устройство выполнено на последовательно соединенных формирователе

импульсов и блоке памяти, адресные и информационные входы которого являются соотве.тственно адресными и информационными входами запоминающего устройства, выходами которого являются

выходы блока памяти, вход формирова- теля импульсов является входом записи запоминающего устройства. .

25

Изобретение относится к импульсной технике и может быть использовано в быстродействующих автоматизированных системах измерения параметров широкополосных термофизических сигналов с большим диапозоном изменения амплитуд.Изобретение позволяет уменьшить динамическую погрешность и повысить быстродействие. Это достигается тем, что в устройство, содержащее аналого-цифровой преобразователь 1 считывания, регистр 20, блок 3 синхронизации, цифроаналоговый преобразователь 4, блок 9 суммирования, элемент И 15, введены дифференциальный усилитель 2, триггеры 10, 11, 12, 13, формирователи 18, 19 импульсов, элемент И 14, элементы ИЛИ 16, 17, счетчики 6, 7, блок 8 умножения, запоминающее устройство 5. 2 з.п.ф-лы, 4 ил.

Фие.2 9 ltd

Фие.З

М

Н

Измерение

Фаз. У

Составитель А.Титов Редактор И.Шмакова Техред Л.Олийнык Корректор Л.Бескид

Заказ 4286/56 Тираж 884 Подписное

ВЙИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москаа, Ж-35, Раушская наб., д. 4/5

JL

JL

Считывание