Умножитель числа импульсов Советский патент 1989 года по МПК H03K5/156 H03K23/00 

10

3 149945

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной и измерительной техники для образования,умноженных на целочисленный коэффициент суммы входных импульсов.

Цель изобретения - сокращение времени подготовки к работе.

На фиг.1 приведена электронная структурная схема умножителя числа импульсов; на фиг.2 - электрическая структурная схема одного из каналов устройства.

Умножитель числа импульсов содер- j жит входную шину 1, (к-1)-отводную, где К - основание счисления, линию 2 задержки, блоков 3j-3, элементов И (блоки вентилей), п блоков элементов ИЛИ, п дешифраторов 5,-5f,, 20 задатчик 6 коэффициента умножения, вьшолненньй в виде последовательно .соединенных счетных декад 6,-6,, основные -7 f,.( и дополнительный 7 элементы ИЛИ, счетные декады 8,-8„, f 25 триггеры 9,- 9., ., элементы И

Каждый блок , вентилей содер жит девять элементов И , первые входы которых составляют первые входы блока 3, вторые входы составляют вторые входы блока 3, а выходы являются выходами блока 3 вентилей (фиг.2).

Блок 4 элементов ИЛИ содержит (фиг.2) восемь элементов ИЛИ I6g. При этом первые восемь выходов дешифратора кодов 5, соединены с восемью выходами блока 4 элементов ИЛИ через элементы ИЛИ l6,-16g, а девятый выход дешифратора 5, соединен с девятым выходом блока 4 непосредственно. Кр йме того, восемь последних выходов блока 4 подключены каждый к второму входу соответствующего элемента ИЛИ 16д-1б,, соединенного с предьщущим выходом.

Линия 2 задержки содержит девять идентичных элементов задержки с временем задержки каждого элемента .

Задатчик коэффициента умножения представляет собой устройство

Изобретение относится к устройствам вычислительной и измерительной техники и может быть использовано для образования умноженных на целочисленный коэффициент суммы входных импульсов. Цель изобретения - сокращение времени подготовки к работе - достигается в результате введения блоков 3₁-3_N элементов И, дешифраторов 5₁-5_N, элемента ИЛИ 7_N и задатчика 6 коэффициента умножения, выполненного в виде последовательно соединенных декад 6₁-6_N. Кроме того, устройство содержит входную шину 1, (К-1) = отводную, где К - основание счисления, линию 2 задержки, блоки 4₁-4_N элементов ИЛИ, элементы ИЛИ 7₁-7_N-1, счетные декады 8₁-8_N, триггеры 9₁-9_N-1, элементы И 10₁-10_N-1, счетные декады 11₁-11_N переполнения и входы: 12 - последовательной установки и 13 - параллельной установки коэффициента умножения, а также выход 14. 2 ил.

10

пи. J

а также счетные декады 11,

11 переполнения.

Кроме того, устройство имеет входы последовательной установки коэффициента умножения 12, параллельной установки 13, а также выходы 14 декад. В умножителе числа импульсов входная тина 1 подключена по входу (К-1) , отводной линии 2 задержки, в данном примере выполненную девятиотводной, восемь первых отводов которой совместно с шиной 1 подключены к соответствующим входам блоков 3-i вентилей вторые входы которых через блоки . элементов ,ИЛИ и дешифраторы f подключены к задатчику 6(-6 коэффициента умножения. Выходы блоков , вентилей через соответствующие элементы ИЛИ подключены к входам счетных декад 8(-8„. Выход переполнения каждой счетной декады, кроме последней 8„, подключе к единичному входу каждого из соот- ветствующих триггеров 94-9., , выход каждого из которых через элементы И 10,-10, соединен с входом установки в ноль и первым входом аналогичны элементов ИЛИ ( . Вторые входы элементов И 10,-10„., подключены к последнему девятому отводу линии 2 задержки, а выход последней счетной декады 8 п соединен с входом первой декады 11, счетчика 11 переполнения.

0

5

0

5

памяти, в котором хранится и при необходимости оперативно меняется код текущего значения коэффициента умножения числа импульсов. Его конструкция зависит от характера кода значения коэффициента умножения и способа его изменения. Наиболее целесообразным является двоично-десятичный код. Тогда при изменении коэффициента умножения путем подачи на вход 12 за- датчика 6 числа импульсов, соответствующего новому значению коэффициента умножения, задатчик 6 коэффициента умножения может представлять из себя просто двоично-десятичный счетчик импульсов 6,-6п с входом сброса кода предьщущего коэффициента и со счетным входом 12 для установки очередного значения коэффициента умножения. Выходами задатчика 6 в этом случае являются единичные выходы триггеров счетных декад этого счетчика. Кроме того, по входам 13 возможен параллельный ввод кода коэффициента умно0 жения от ЭВМ.

Дешифраторы 5,-5 преобразуют двоично-десятичный код соответствующего разряда числа коэффициента умножения в десятичный позиционный код. При

5 этом, если на выходе дешифратора 5 имеется код .числа О, сигналы на всех его выходах отсутствуют, если на входах дешифратора 5 f, имеется двоично-десятичный код , сигна присутствует на первом верхнем по схеме выходе дешифратора 5, (фиг.2), т.е.,если на входе дешифратора имеется код числа i, сигнал появляется на i-M выходе дешифратора 5. Элемент ИЛИ 16 блока 4 соединены с выходами дешифратора 5 и между собой таким образом, что наличие на входе дешифратора 5„ кода числа i приводит к появлению сигналов на первом, втором (i-1)-M и i-M выходах блока элементов ИЛИ 4п (фиг.2).

Умножитель работает следующим образом,

В исходном состоянии (до подачи на шину 1.первого счетного импульса) на выходах задатчика 6 имеется двоично-десятичный код коэффициента умножения (для определенности примем его равным 407), счетные декады 8 и счетчик 1 1 обнулены, триггеры 9 находятс в нулевом состоянии (цепи предв.ари- тельной установки в нулевое состояни счетных декад 7, счетчика 11 и триггеров 9 для упрощения не показаны).

Наличие кода числа 407 в задат- чике 6 приводит к тому, что сигналы на выходах дешифраторов (ДС) присутствуют соответственно на выходе 7 ДС 5(, нулевом выходе ДС 5 и на вы- ходе,4 ДС 5 J.

Наличие сигналов на этих выходах дешифраторов приводит к тому, что на выходах блока 4. имеются разрешающие сигналы на первых семи выходах, iна выходах блока 4 сигналы отсутствуют и, наконец, на выходах блока 4„ имеются разрешающие сигналы на пер- вых четырех выходах.

Первый импульс входной последовательности поступает на шину 1, а с нее - на вход линии 2 и на первые входы блоков 3. На блоке 3 этот сигнал поступает на элемент 15, на втором входе которого, соединенном с соответствующим элементом 16, имеется сигнал. В результате элемент 15,. срабатывает и сигнал с выхода блока 3, через элемент 7 поступает на вход самой младшей счетной декады 8,. Аналогично на вход самой старшей третьей счетной декады проходит пульс, поступивший на первый вход блока 3. Импульс, поступивший на первый вход блока 3„,на выход блока не попадет, так как на один из элементов 15 этого блока не поступает

с соответствующего блока 4 разрешаю щий сигнал.

0

5

0

Последовательно с задержкой &

J

на выходах линии 2 появляются еще . восемь импульсов. Импульс с первого отвода поступает на вторые входы блоков 3 (элементы 15) и проходит на выходы блоков 3, и 3. Аналогично проходят на выходы тех же блоков импульсы с второго и третьего отводов линии 2. Импульсы с четвертого, пятого и шестого отводов линии 2 проходят только на соответствующие выходы блока 3 (через элементы 155.-15). Импульсы с седьмого и восьмого отводов линии 2 не проходят ни через один блок 3. Сигнал с последнего, девятого, отвода линии 2 поступает на.входы элементов 0 и-10.

Таким , на вход счетной де кады 8 4 с выходов блока 3 через элемент 7 поступает последовательно семь импульсов, в результате чего в счет - 5 ной декаде 8 фиксируется число 7.

На вход второй счетной декады 8 с . выходов блока 3 через элемент 7 не поступает ни один импульс, в результате чего в счетной декаде оста30

40

ется зафиксированным число О. Па

вход счетной декады 8 с

ка

выходов бло3 через элемент 7 поступает последовательно четьфе импульса, в результате чего в счетной декаде фиксируется число 4. Поскольку ни одн 35 из счетных декад не переполняется, то сигналы на- единичные входы триггеров 9 не поступают, триггеры продолжают оставаться в нулевом состоянии, в результате чего на вторые входы элементов 10 сигналы не поступают, а значит, и сигнал на первых входах элементов 10 с девятого отвода линии 2 не проходит через элементы 10.

45 Рассмотрим реакцию устройства на второй входной импульс. Сам входной импульс с шины 1 поступает на первые входы блоков 3 (на элементы 15) и на линию 2. С выхода блока 3 этот

50 импульс попадает через элемент 7 на

вход первой счетной декады 8 , в

результате чего в ней фиксируется

число 8. С выхода нижнего блока

3 fi этот импульс попадает через эле55 мент 7 на вход третьей счетной декады 8, в результате чего в ней фиксируется число 5. На вход второй .- счетной декады 82 сигнал не поступал, она по-прежнеь у фиксирует число О,

Сигнал с первого отвода линии 2 проходит через элементы 15 блоков 3, и 3 и соответствующие элементы 7 на входы первой 8( и третьей 8 счетных декад, в результате чего первая счетная декада фиксирует число 9, а третья счетная декада фиксирует число 6.

Сигнал с второго отвода линии 2 проходит через соответствующие блоки 3 и соответствующие элементы 7 на : входы первой и третьей счетных декад 8, в результате чего третья счетная декада фиксирует число 7, а первая декада из положения 9 переходит в положение О, т.е. переполняется и своим выходным сигналом переводит триггер 94 из нулевого состояние в единичное, которое в виде сигнала подается на один из входов элемента 10.

Сигнал с третьего отвода линии 2 проходит через соответствующие блоки 3 и элементы 7 на входы первой и третьей счетных декад 8, в результате чего первая счетная декада фиксирует число 1, а третья - число 8

Сигналы с трех последующих отводов линии 2 проходят только через первый блрк 3, откуда через соответствующий элемент 7 - на вход первой счетной декады, фиксируя в ней последовательно числа 2, 3 и 4. Сигналы с седьмого и восьмого отводов линии 2 не проходят через блок 3, следовательно, числа, зафиксированные в счетных декадах 8, остаются без изменения.

Сигнал с последнего, девятого отвода линии 2 поступает на вторые вхо ды элементов 10. При этом на первый вход первого элемента 10. с триггера 9| поступает единичный сигнал, следовательно, сигнал появляется на выход элемента 10 и через- элемент 7 про- ходит на вход второй счетной декады, фиксируя в ней число 1.

Таким образом, перед поступлением на шину 1 третьего импульса в счетны декадах 7 зафиксировано число 814, что представляет число 2 (число уже поступивишх на щину 1 импульсов) , умноженное на 407 - коэффициент умножения.

С появлением каждого последующего импульса число, зафиксированное в счетных декадах увеличивается на

заданньш задатчиком 6 коэффициент умножения. Формула изобретения

Умножитель числа импульсов, содержащий (к-1)-отводную линию задержки, где К - основание счисления, п блоков элементов ИЛИ и п счсгтных декад, п-1 триггеров, п-1 элементов И и п-1 элементов ИЛИ, а также группу последовательно соединенных счетных декад переполнения, причем (К-1)-й вывод линии задержки соединен с первыми входами всех элементов И, второй вход каждого из которых соединен с выходами соответствующего триггера вход установки каждого из которых соединен с вьгходами соответствующего элемента И и первым входом соответствующего элемента ИЛИ, выход каждого i-ro из которых соединен с входом ()-й счетной декады, при этом выход переполнения каж/т,ой из счетных декад кроме п-й старшей, соединен с управляющим входом соответствующего триггера, а выход переполнения п-й старшей счетной декады соединен с входом первой счетной декады переполнения, отличающийся тем, что, с целью повышения эффективности в работе путем сокращения времени подготовки, в него введены и блоков элементов И и п дешифраторов, п-й элемент ИЛИ и задатчик коэффициента умножения, вьшолненный в виде последовательно соединенных и счетных декад, входы предварительной установки каждой из которых являются входами параллельной записи кода коэффициента умножения, а счетный вход первой, младшей, декады является входом последовательной записи кода коэффициента умноженияJ при этом выходы каждой из декад задатчика коэффициента умножения через соответствующий дешифратор соединены с входами соответствующего блока элементов ИЛИ, выходы каждого из которых являются первой группой входов соответствующего блока элементов И, вторая группа входов которого подю1ючена к началу и первым в осьми отводам линии задержки, причем выходы первого блока элементов И через п-й элемент ИЛИ объединены с входом первой младшей, счетной декады, а выходы каждого из остальных блоков элементов И подключены к входам, начиная с второго, соответствующего блока элементов ИЛИ.

г

0/л6„.

/J

J

/

фиг.1