Регистрирующее устройство Советский патент 1989 года по МПК G01D9/02 

Изобретение относится к информационно-измерительной технике и может быть использовано для регистрации сигналов с времяимпульсной модуляцией, в частности для записи эхосигна лов в гидролокации.

Цель изобретения - повышение разрешающей способности регистрации сигналов С времяимпульсной модуля- цией.

На фиг,1 приведена структурная схема предлагаемого устройства; на фиг.2 - структурная схема блока буферной памяти; на фиг.З - функцио- нальная схема формирователя паузы. Предлагаемое устройство (фиг.1) имеет тактовый вход 1 и содержит делитель 2 частоты, двухступенчатый счетчик 3 и 4, формирователь 5 импульсов запуска, формирователь 6 импульса поддиапазона, элемент ИЛИ 7, RS-триггер 8, информадионньм вход 9, элемент И 10, распределитель 11 сигналов развертки, блок 12 записи, формирователь 13 паузы, формирователь 14 обнуления, триггер 15, инвертор 16, блок 17 буферной памяти, формирователь 18 импульсов сброса, формирователь 19 импульса записи.

Двухступенчатый счетчик 3 и 4 через делитель 2 подключен к тактовому входу 1 устройства. Вход формирователя 5 импульсов запуска подключе к последнему разряду второй ступени счетчика 4. Выход формирователя 5 является выходом синхронизации. Входы формирователя 6 импульсов поддиапазон подключены соответственно .к первой и второй ступеням 3 и 4 счетчика и к выходу RS-триГгера 8, R-вход- которого подключен к одному из входов элемента ИЛИ 7 и к выходу формирователя 5, а S-вход - к другому входу элемента ИЛИ 7 и к информационному входу 9 устройства, третий вход элемента ИЛИ 7 подключен к выходу формирователя 6 импульса подциапазона Блок 12 записи своими входами подключен к соответствующим выходам распределителя 11 сигналов развертки. Блок 17 буферной памяти имеет две группы сигнальных входов. Первая группа сигнальных входов блока 17 буферной памяти подключена j входу и выходу первой ступни 3 счетчика, к выходу логической единицы, к выходу элемента ИЛИ 7. Иервьм вход второй группы сиТнальных входов блока 17 буферной

Q

5 0 5 0

0 «с

0

5

памяти подключен к выходу элемента И 10 и к тактовому входу распределителя 11 сигналов развертки, второй вход второй группы - к выходу формирователя 18 импульсов сброса, к входу сброса распределителя 11 сигналов развертки и к входу формирователя 13 паузы, третий вход соединен с четвертым через инвертор 16 и подключен к выходу формирователя 14 обнуления и входам сброса формирователя 13 и 19 паузы и импульсов записи Управляющий вход блока 17 буферной памяти подключен к инверсному выходу триггера 15, счетньй вход которого соединен с входом формирователя 14 обнуления, с первым входом формирователя 18 импульса сброса и с выходом формирователя 5 импульса запуска, два выхода блока 7 буферной памяти подключены соответственно к второму входу формирователя 18 импульса сброса и входу формирователя 19 импульса записи, выход которого соединен с управляющим входом блока 12 записи и с одним из входов элемента И 10, второй вход которого подклю- чел к выходу формирователя 13 паузы, а третий - к входу делителя 2 частоты, являющемуся тактовым входом устройства.

Блок 17 буферной памяти (фиг.2) содержит входной и выходной коммутаторы 20 и 23 и два идентичных канала памяти, каждый из которых содержит счетчик 22 адреса и оперативное запоминающее устройство 21, адресные входы которого соединены с соответ- .ствующими выходами счетчика 22 адреса. Тактовый вход и вход обнуления счетчика 22, а также информационньй вход и вход выбора режима оперативного запоминающего устройства (ОЗУ) 21 соединены с соответствующими выходами входного коммутатора 20, а выходы счетчика 22 ОЗУ 21, соединены с соответствующими входами выходного коммутатора 23. Управляющий вход выходного коммутатора 23 соединен с аналогичным входом входного коммутатора 20 и является управляющим входом блока 17 буферной памяти, при этом первые четыре входа входного коммутатора 20 образуют первую группу сигнальных входов блока 17 буферной памяти, другие четыре входа входного коммутатора 20, образуют вторую группу сигнальных входов блока 17 памяти,

а два выхода выходного коммутатора 23 являются выходами блока 17 буферной памяти.

Формирователь 5 импульсов запуска осуществляет синхронизацию основных узлов устройства, обеспечивая установку их в исходное состояние, в начале каждого цикла измерения.

считывания в режим записи, в течение-- которого происходит очистка ячеек памяти путем записи в них логического нуля. Формирователь 14 обнуления может быть выполнен также, как и формирователь 13 паузы, по схеме, приведенной на фиг.З.

Блок 17 памяти предназначен для .

Изобретение относится к информационно-измерительной технике и может быть использовано для регистрации сигналов с времяимпульсной модуляцией, в частности для записи эхосигналов в гидролокации. Изобретение позволяет повысить разрешающую способность регистрации сигналов с времяимпульсной модуляцией. Разрешающая способность увеличивается благодаря разнесению во времени приема входной информации и ее регистрации на носитель и старт-стопному режиму работы распределителя 11 сигналов развертки. При этом величина разрешения определяется периодом масштабной частоты, формирующей дискретно-временную развертку шкалы. 3 ил.

Формирователь импульса поддиапазона Q оперативного запоминания с последую6.предназначен для формирования специальных импульсов, временное положение которых определяет номер поддиа- па зона, .в котором расположен информационный сигнал.

Распеределитель 11 сигналов развертки предназначен для управления работой блока 12 записи и вырабатывает необходимые сигналы для включения соответствующих электродов или элементов регистрации. Конкретное- схемное исполнение распределителя 11 зависит от типа применяемого носителя информации, конструктивных особенностей гребенки электродов и типа используемых в ней элементов регистрации.

Блок 12 записи является оконечным узлом регистрирующего устройства, в котором реализуется запись измерительной информации на тот или иной тип носителя, включает в себя орган регистрации, носитель информации и механизм для его перемещения.

Формирователь 13 паузы обеспечивав ет трё буемую скважность следования импульсов записи и вырабатывает импульс заданной длительности. Формирователь 13 может быть выполнен, например, по схеме, приведенной на фиг.З, Схема включает в себя элемент ИЛИ 24 триггер 25 и счетчик 26. Вход установки счетчика 26 в ноль подключен к инверсному выходу RS-триггера 25, выход счетчика соединен с .одним из входов элемента ИЛИ 24. Второй вход элемента ИЛИ 24 является . входом сброса формирователя 13 паузы. Выход элемента ИЛИ 24 соединен с R-входом RS-триггера, S-вход которого является входом запу(ка формирователя 13, а прямой выход - вькодом формирователя 13. .

Формирователь 14 обнуления предназначен для управления в цикле, считывания информации режимом работы ОЗУ 21. соответствующего канала блока 17 записи и обеспечивает кратковременный перевод данного ОЗУ 21 в конце цикла

30

щим воспроизведением взаимного времен ного расположения смеси импульсов, поступающей с выхода элемента ИЛИ 7. Блок 17 памяти (фиг.2) содержит вход15 ной и выходной коммутаторы 20 и 23 и два идентичных канала памяти, каж- дьм из которых содержит счетчик 22 адреса ОЗУ.

Формирователь 19 импульсов записи

20 вырабатывает сигнал требуемой амплиту,ды и длительности и обеспечива ет включение одного из элементов .органа регистрации блока 12 записи.

Для записи на термочувствительный

25 носитель требуется достаточно продолжительный сигнал (. 5 мс), поэтому формирователь 19 в этом случае можно выполнить по схеме, приведенной на фиг.3.

Устройство работает следующим образом.

На тактовый вход.1 поступает по- следовательность импульсов. На выходе делителя .2 формируется сигналы с частотой, определяющей масштаб записи информационных сигналов. Количество пишущих электродов блока. 12 записи, емкость счетчика 22 адреса, блока 17 памяти и емкость счетчика 3 выбирадд ются одинаковыми и равными п,. .В предлагаемом регистраторе п, 200. Коэффициент пересчета счетчика 4 определяет количество регистрирующих поддиапазонов п. Первая группа сигнальных входов блока 17 памяти Определяет режим запис информации, вторая группа сигнальных входов определяет режим считывания информации.

Общий коэффициент пересчета двухступенчатого счетчика 3 и 4 составляет N п п,.

Импульсы масщтабной частоты, пог ступающие на вход последовательного счетчика 3 и 4, обеспечивает периоди ческую дискретновременную развертку измеряемого параметра (глубины). Через каждые импульсов масштабной частоты формируется импульс запуска

35

45

50

55

0

щим воспроизведением взаимного времен ного расположения смеси импульсов, поступающей с выхода элемента ИЛИ 7. Блок 17 памяти (фиг.2) содержит вход5 ной и выходной коммутаторы 20 и 23 и два идентичных канала памяти, каж- дьм из которых содержит счетчик 22 адреса ОЗУ.

Формирователь 19 импульсов записи

0 вырабатывает сигнал требуемой амплиту, ды и длительности и обеспечива ет включение одного из элементов .органа регистрации блока 12 записи.

Для записи на термочувствительный

5 носитель требуется достаточно продолжительный сигнал (. 5 мс), поэтому формирователь 19 в этом случае можно выполнить по схеме, приведенной на фиг.3.

Устройство работает следующим образом.

На тактовый вход.1 поступает по- следовательность импульсов. На выходе делителя .2 формируется сигналы с частотой, определяющей масштаб записи информационных сигналов. Количество пишущих электродов блока. 12 записи, емкость счетчика 22 адреса, блока 17 памяти и емкость счетчика 3 выбирад ются одинаковыми и равными п,. .В предлагаемом регистраторе п, 200. Коэффициент пересчета счетчика 4 определяет количество регистрирующих поддиапазонов п. Первая группа сигнальных входов блока 17 памяти Определяет режим записи информации, вторая группа сигнальных входов определяет режим считывания информации.

Общий коэффициент пересчета двухступенчатого счетчика 3 и 4 составляет N п п,.

Импульсы масщтабной частоты, пог ступающие на вход последовательного счетчика 3 и 4, обеспечивает периоди ческую дискретновременную развертку измеряемого параметра (глубины). Через каждые импульсов масштабной частоты формируется импульс запуска

5

5

0

5

на выходе формирователя 5, определяющий начало отсчета репстрируемого параметра. При этом осуществляется начальная установка отсчетного триггера 8 и запуск триггера 15 коммутирующего канала блока 17 буферной памяти.

Отсчетный триггер 8 переводится во второе состояние информационным импульсом, поступающим с входа 9. Перепад напряжения с выхода триггера 8 поступает на формирователь 6 поддиапазона и на его выходе формируется

импульс, временное положение которого параллельно осуществляется переключеотносительно импульса на выходе формирователя 5 импульса запуска определяет номер поддиапазона, в котором находится информационный импульс. Нулевой импульс с выхода формирователя 5, импульс признака поддиапазона с выхода формирователя 6 и информа- ционньй импульс с входа 9 суммируются логическим элементом ИЛИ 7 и с его выхода поступают на информационный вход первой группы сигнальных входов блока 17 буферной памяти.

Блок 17 буферной памяти предназначен для оперативного запоминания взаимного временного расположения- смеси импульсов с выхода элемента 7. Запись этих сигналов в блок 17 буферной памяти осуществляется в темпе их поступления, так как на тактовый вход (лервьй вход первой группы сигнальных входов) блока 17 буферной памяти поступают импульсы масштабной частоты с выхода делителя 2.

40

45

Режим записи поступающих сигналов задается в одном из каналов блока 17 памяти путем подключения этого канапа через входной коммутатор 20 к первой группе сигнальных входов. Одновременно второй канал блока 17 памяти установлен в режим считьшания информации сигналами, поступающими через коммутатор 20 со второй группы сигнальных входов блока 17 памяти.

С поступлением очередного импульса запуска триггер 15 переводится в противоположное состояние равновесия и обеспечивает одновременную коммутацию каждой группы сигнальных входов блока 17 памяти на противоположный канал памяти. При этом в одном из каналов режим записи изменяется на режим считывания, а в другом - режим считывания на режим записи.

50

55

Считывание информации из блока 17 буферной памяти осуществляется в 10 раз быстрее благодаря подключению тактового входа считывания блока 17 памяти (первый вход второй группы сигнальных входов) через элемент И 10 к тактовому входу 1 устройства. Это создает необходимый резерв времени для реализации медленного процесса записи.

В процессе считывания происходит последовательный опрос всех ячеек памяти блока 17 буферной п амяти и

0

5

0

5

0

5

0

5

ние электродов блока 12 записи с помощью распределителя 11, так как его тактовьй вход соединен с тактовым входом второй группы сигнальных- входов блока 17 памяти.

При появлении в процессе опроса заполненной ячейки на выходе блока 17 буферной памяти формируется импульс и осуществляется запуск формирователя 19 импульса записи. Выходной сигнал формирователя 19 поступает на управ- ляемьй вход блока 12 записи и обеспечивает его включение на время, необхо- дкмое для реализации записи отметки на носителе. Одновременно сигнал логического нуля с выхода формирователя 19 поступает на второй вход элемента И 10 тем самым прекращая поступление импульсов тактовой частоты на тактовые входы блока 17 памяти (в режиме считывания) и распределителя 11 сигналов развертки. С окончанием импульса записи процесс опроса ячеек памяти блока 17 памяти и коммутации электродов блока 12 записи продолжается до появления новой заполненной ячейки, нового формирования импульсов записи и т.д. Таким образом, реализуется старт-стопный режим опроса ячеек памяти блока 17 памяти и коммутация элект- родов блока 12 записи.

С помощью формирователя 13 паузы обеспечивается необходимая скважность записи информации, так как импульсом логического нуля с его выхода элемент 10 дополнительно блокируется для прохождения импульсов тактовой частот ты на тактовый вход распределителя 11 сигналов развертки и тактовый вход в режиме считывания блока 17 буферной памяти.

В конце цикла считывания с помощью формирователя 14 обнуления и инвертора 16 осуществляется очистка ранее

915

записанной информации в блоке 17 памяти и подготовка его к записи новой информации в блоке 17 памяти и подготовка его к записи новой информации на очередном этапе работы. Формирователь 18 импульса сброса осуществляе начальную установку распределителя 1 и блока 17 буферной памяти в режим считывания информации. -

Переключение | :аналов блока 17 буферной памяти (фиг.2) осуществляется с помощью входного коммутатора 20 и выходного коммутатора 23.

При поступлении двух информацион- ных импульсов на вход 9 с интервалом времени между ними меньше, чем время записи информации на носитель по первому информационному импульсу в .фор

мирователе 6 сформируется импульс пульса запуска подключен к выходу вто- знака поддиапазона. Далее смесь сигналов (нулевого, признака поддиапазона, информационных) через элемент ИЛИ 7 поступает на запись в блок 17

рой ступени счетчика, а блок записи входами подключен к соответствующим выходам распределителя сигналов развертки, отличающееся

буферной памяти. Близко расположенные 25 тем, что, с целью повышения разрешаю-:

информационные импульсы .запишутся в соседние ячейки памяти блока 17. На этапе считывания информации из блока . 17 памяти и записи ее на носитель два

информационных сигнала воспроизводят- 30 пульса сброса, формироватепь обнулеся раздельно. Аналогично осуществляется регистрация сигналов и при большем количестве информационных импульсов, например при исследовании слоистой структуры донных отложений.

Таким образом, благодаря разнесению во времени приема входной информации и ее регистрации на носитель и старт- стопному режиму работы распределителя

11 сигналов развертки достигается вы- до вертый вход соединен с выходом элесркая разрешающая способность регистрации сигналов с времяимпульсной модуляцией.

Минимальное время, при котором

сигналы регистрируются как отдельные, д к выходу элемента И,, второй вход

равно периоду масштабной частоты.

В предлагаемом изобретении разрешающая способность увеличиваится благодаря разнесению во времени приема входной информации и регистрации ее на носитель. При этом величина разрешения определяется периодом масштабной частоты, формирующей дискретно- временную развертку шкалы измерения, значение которой может быть выбрано более высоким. Формула изобретения

50

55

присоединен с выходу формировател импульса сброса, к входу сброса р пределителя сигналов развертки и входу формирователя паузы, третий соединен с четвертым через инверт подключен к выходу формирователя ления и входам сброса формировате паузы и импульсов записи, управля вход блока буферной памяти подклю к инверсному выходу триггера, сче ный вход которого соединён с вход формирователя обнуления, с первым входом формирователя импульса сбр и с выходом формирователя импульс

10

импульсов записи, распределитель сигналов развертки, -последовательный двухступенчатый счетчик, формирователь импульсов запуска, трехвход вой элемент ИЛИ, RS-триггер, формирователь импульса поддиапазона, входы которого подключены соответственно к первой и второй ступеням счетчика и к выходу RS-триггера, S-вход которого подключен к одному из входов элемента ШШ и выходу формирователя импульсов запуска и является выходом синхронизации устройства, а R-вход, являющийся информационным входом устройства - к второму входу элемента ИЛИ, третий вход которого соединен с выходом формирователя импульса поддиапазона, вход формирователя импульса запуска подключен к выходу вто

рой ступени счетчика, а блок записи входами подключен к соответствующим выходам распределителя сигналов развертки, отличающееся

щей способности регистрации сигналов с времяимпульсной модуляцией, в него введены трехвходовый элемент И, делитель частоты,- формирователь имния, инвертор, формирователь паузы, триггер и двухканальный блок буферной памяти с двумя группами сигна.пь- ных входов, первый вход первой группы которого соединен с входом первой ступени счетчика и подключен к выходу делителя частоты, второй вход к выходу первой ступени счетчика, третий вход - к щине логической единицы, четмента ИЛИ, первый вход второй группы сигнальных входов блока памяти соединен с тактовым входом, распредели теля сигналов развертки и подключен

к выходу элемента И,, второй вход

присоединен с выходу формирователя импульса сброса, к входу сброса рас-. пределителя сигналов развертки и к входу формирователя паузы, третий вход соединен с четвертым через инвертор и подключен к выходу формирователя обнуления и входам сброса формирователей паузы и импульсов записи, управляющий вход блока буферной памяти подключен к инверсному выходу триггера, счетный вход которого соединён с входо формирователя обнуления, с первым входом формирователя импульса сброса и с выходом формирователя импульсов

запуска, два выхода блока буферной памяти подключены соответственно к второму входу формирователя импульса сброса и входу формирователя импульса записи, выход которого соединен с управляющим входом блока записи и с одним из входов элемента и, второй вход которого подключен к выходу . формирователя паузы, а третий - к входу делителя частоты, являющемуся тактовым входом устройства,

Ф14г Z

ги

к

25

26

Фиг.З