Устройство для селекции признаков изображения объектов Советский патент 1989 года по МПК G06K9/36 

Изобретение относится к автоматике и вычислительной технике, в частности к устройствам для селекции признаков изображения объектов.

Цель изобретения - повьшение точности определения числа вьщеляемых признаков.

На чертеже представлена блок-схема устройства.

Устройство содержит первьй 1 и второй 2 регистры, первый 3, второй 4 и третий 5 триггеры, первую 6, 7, вторую 8, 9, третью 10, .четвертую 11 и пятую 12, 13.и 14 группы элементов И, первый 15 и второй 16 дешифраторы, первый 17, второй 18, третий 19, четвертый 20, пятый 21 и шестой 22 элементы И, группу триггеров 23-.и 24, первый 25, второй 26, третий 27, четвертый 28 и пятый 29 элементы ИЛИ, первый 30 и второй 31 инверто- , ры, первьй 32 и второй 33 счетчики, первый 34, второй 35, третий 36, четвертый 37, пятый 38, шестой 39 и :седьмой 40 элементы задержки.

На схеме показаны первьй 4l и второй 42 информационные входы устройства, вход 43 синхронизируюш 1Й устройства, а также первьй 44 и второй 45 информационные выходы устройства.

Устройство работает следующим образом.

Перед началом работы все его элементы и узлы устанавливаются в ис- .ходное состояние.

В регистр 1 по информационной ши- не с входа 41 синхроимпульсом с вхо- да 43 заносится код первой строки изображения. Этим же синхроимпульсом в регистр 2 по информационной шине с входа 42 заносится код второй строки изображения. Этот же синхроимпульс поступает на единичньй вход триггера 3, устанавливая его в единичное состояние, при котором он высоким потенциалом с единичного высд о р

ел к|

хода открывает элемент И 19 по потенциальному входу.

Состояние регистров 1 и 2 дешифрируется дешифраторами 15 и 16 соответственно, которые подключаются к информацион .ным выходам регистров так, что реализуют только нулевую функцию значений их разрядов, вырабатывая на выходе высокий потенциал.

Высокие потенциалы с выходов дешифраторов 15 и 16 поступают на потенциальные входы элемента И 18, открывая его по потенциальным входам. Выходы дешифраторов 1 и 16 инвертируются инверторами 30 и 31 соответственно.

При низком потенциале на выходе одного из дешифраторов высокий потенциал с выхода соответствующего ему инвертора поступает через элемен ИЛИ 29 на одни потенциальные входы элементов И 6 - 9, другие потенциальные входы которых подключены к прямому или инверсному выходу старшего разряда соответствующего регистра.

Для получения нулевой функции значений разрядов регистров 1 и 2 их содержимое сдвигается влево на один разряд после анализа старшего разряда, для выполнения которого импульсом с выхода элемента ИЛИ 25, задержанным элементом 35 на время срабатывания регистров 1 и 2 и дешифраторов 15 и 16, на единичные входы триггеров 23 и 24 через элементы И 6 и 8 соответственно поступают единичные значения кодов старших разрядов регистров 1 и 2, устанавливая их в единичное состояние.

Этим же импульсом на нулевые входы триггеров 23 и 24 через элементы И 7 и 9 соответственно поступают нулевые значения кодов старших разрядов регистров 1 и 2, сбрасывая их в нулевое состояние.

Высокий потенциал с единичного выхода триггера 23 поступает на первые потенциальные входы элементов И 13 и 14, а высокий потенциал с инверсного выхода триггера 23 поступает на первые потенциальные входы эле .ментов И 12 и 22.

Высокий потенциал с единичного выхода триггера 24 поступает на вторые потенциальные входы элементов И 12 и 14, а высокий потенциал с инверсно- .го выхода трш гера 24 поступает на

0

5

0

5

0

5

0

5

0

вторые потенциальные входы элементов И 13 и 22.

Импульсом с выхода элемента ИЛИ 25, задержанным элементом 36 на время срабатывания триггеров 23 и 24, открывается один из элементов И 1214и 22.

При нулевом значении старших разрядов обоих регистров триггеры 23 и 24 остаются в исходном состоянии. Высоким потенциалом с инверсных выходов этих триггеров открывается элемент И 22 по потенциальному входу, на импульсный вход которого поступает импульс с выхода элемента 36 задержки.

Этот импульс, пройдя элемент И 22, поступает на единичньй вход триггера 5 и устанавливает его в единичное состояние, при котором он высоким потенциалом с единичного выхода открывает по потенциальному входу элемент И 21, на импульсньй вход которого поступает импульс с выхода элемента 37 задержки.

Импульс с выхода элемента 37 задержки, пройдя элемент И 21, и затем элемент ИЛИ 28, поступает на счетный вход счетчика 33 и на импульсный вход элемента И 19, открытого по потенциальному входу высоким потенциалом с единичного выхода триггера 3.

; Импульс с выхода элемента И 19, задержанный элементом 34 на время срабатывания счетчика 33, поступает на тактовые входы регистров 1 и 2 и сдвигает их содержимое на один разряд влево. Этим же импульсом с выхода элемента ИЛИ 25, задержанным элементом 35 на время срабатывания регистров 1 и 2 и дешифраторов

15и 16, разрешается анализ полученных новых значений старших разрядов регистров.

С каждым последующим анализом нулевых значений старших разрядов обоих регистров повторяется описанный цикл работы устройства. При этом с каждым новым циклом увеличивается на единицу содержимое счетчика 33.

С появлением в старших разрядах регистров 1 и 2 единичных значений открывается один из элементов И 12 - ,14. Допустим, для определенности, что открыт элемент И 14, соответствующий единичным значениям старших разрядов обоих регистров, следовательно, и единичным значениям их триггеров 23 и 24.

Импульс с выхода элемента И 14, пройдя элемент ИЛИ 26, поступает на единичный вход триггера 4, устанавливая его в единичное состояние, и через элемент ИЛИ 27 на нулевой вход триггера 5, сбрасывая его в нулевое состояние.

Высоким потенциалом с единичного выхода триггера 4 открывается элемент И 20 по потенциальному входу, на импульсный вход которого поступает импульс с выхода элемента 37 задержки.

Этот импульс, пройдя элемент И 20 и затем элемент ИЛИ 28, поступает на счетный вход счетчика 33 и на

509957«

С выхода элементов И 20 и 21 импульс поступает, пройдя элемент ИЛИ 28, на счетный вход счетчика 33 и на импульсный вход элемента И 19.

С выхода элемента И 17 импульс после задержки элементом 38 на время срабатывания счетчика 32 поступает на нулевой вход триггера 4 и через элемент ИЛИ 27 на нулевой вход триггера 5, сбрасывая их в нулевое состояние и завершая тем самым процесс анализа элементов одного при- - знака.

После сдвига содержимого регистров 1 и 2 на один разряд влево получаются новые значения их старших разрядов, и процесс анализа продолжает- ся, при котором счетчик 32 подсчиты-j

10

15

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах предварительной обработки информации в системах обработки и распознавания изображений. Целью изобретения является повышение точности при обработке изображений, что достигается путем формирования новых признаков при анализе части изображения, задаваемой двумя соседними его строками. 1 ил.

импульсный вход элемента и 19, откры- 20 вает число просмотренных признаков

того по потенциальному входу высоки потенциалом с единичного выхода тригера 3.

С выхода элемента И 19 импульс после задержки элементом 34 снова поступает на тактовые входы регистров 1 и 2 для сдвига их содержимого на один разряд влево, после которог начинается следующий новый анализ полученных новых значений старших разрядов регистров 1 и 2.

Последовательный процесс сдвига и анализа идет до тех пор, пока в старших разрядах обоих регистров не появятся снова нули.

Тогда триггеры 23 и 24 сбрасываются в исходное состояние, а высоким потенциалом с инверсных их выходов открываются оба потенциальных входа элемента И 22.

Импульс с выхода элемента 36 задержки, пройдя элемент И 22, поступает на единичный вход триггера 5, устанавливая его в единичное состояние . Высокими потенциалами с прямых выходов триггеров 4 и 5 открываются оба потенциальных входа элемента И 17, а высоким потенциалом с прямого выхода триггера 5 открывается элемент И 21 по потенциальному входу. Тогда импульс с выхода элемента 37 задержки проходит элё.менты И 17, 20 и 21.

С выхода элемента И 17 импульс поступает на счетный вход счетчика. 32, фиксирующего окончание анализа элементов текущего признака и под- считьтающего общее число вьщеляемых признаков.

5

0

5

0

5

0

5

части изображения, задаваемой двумя соседними строками, а счетчик 33 подсчитывает длину анализируемой части изображения в дискретах.

Процесс анализа продолжается до тех пор, пока не сбросятся в нулевое состояние после очередного сдвига сразу оба регистра. Полученные нулевые функции регистров 1 и 2 реализуются дешифраторами 15 и 16 соответственно.

Высокие потенциалы с выходов дешифраторов 15 и 16 открывают оба потенциальных входа элемента И 18, на импульсный вход которого поступает импульс с выхода элемента 37 задержки. При этом низким потенциалом с выходов инверторов 30 и 31 через элемент ИЛИ 29 закрываются по одному потенциальному входу элементы И 6 - 9, блокируя процесс анализа старших разрядов регистров 1 и 2.

С выхода элемента И 18 импульс поступает на нулевой вход триггера 3, сбрасывая его в нулевое состояние. Тогда низким потенциалом с прямого выхода триггера 3 закрьшается элемент II 19 по потенциальному входу, блокируя сдвиг регистров 1 и 2.

Этот же импульс через элемент 39 задержки поступает на импульсные входы элементов И групп 10 и 11, разрешая перепись содержимого счетчиков 32 и 33 на выходе 44 и 45 устройства соответственно. При этом на выход 44 устройства переписывается число всех просмотренных признаков части изображения из двух соседних строк, а на выход 45 переписывается

число всех просмотренных пар, представляющем информацию о протяженности части изображения, заданной двумя соседними его строками.

После переписи содержимого счетчиков 32 и 33 на выходе А4 и 45 устройства соответственно тем же импульсом, задержанным на время переписи элементом 40 задержки, счетчики 32 и 33 сбрасываются в исходное состояние.

После этого устройство готово к новому циклу работы.

Формула изобретения

Устройство для селекции признаков изображения объектов, содержа- .щее первьш регистр, информационный вход которого является первым информационным входом устройства, синхронизирующий вход является синхронизирующим входом устройства, такто- вый вход подключен к выходу первого элемента задержки, прямой и инверсный выходы старшего разряда первого регистра; соединены с одними входами соответствующих элементов И первой грутпы, первый элемент ИЛИ, один вход которого подключен к синхронизирующему входу устройства, другой сое нинен с выходами первого элемента задержки, а выход подключен к входам второго и третьего элементов задержки, второй регистр, информационный вход которого является вторым информационным входом устройства, синхронизирующий вход подключен к синхронизирующему входу устройства, тактовый вход соединен с выходом первого элемента задержки, прямой и ин- версный выходы старшего разряда второго регистра подключены к одним входам соответствующих элементов И второй группы, группу триггеров, единичные и нулевые входы которых соединены с выходами соответствующих элементов И первой и второй групп, первый счетчик, счетный вход которого подключен к выходу первого элемента И, а информационные выходы соединены с одними входами элементов И третьей группы, выходы которых являются первым информационным выходом устройства, второй счетчик, информационные выходы которого соединены с одними входами элементов И четвертой группы, выходы которых являются вторым

информационным выходом устройства,дешифраторы, инверторы,второй и третий элементы И, второй, третий и четвертый элементы ИЛИ, отличающее- с я тем, что, с целью повышения точности устройства, в него введены первый триггер, единичный вход которого соединен с синхронизирующим входом устройства, нулевой вход подключен к выходу второго элемента И, а , прямой выход первого триггера соеди- 1нен с одним входом третьего элемента И, выход которого подключен к входу

первого элемента задержки, пятая группа элементов И, входы которых соединены с соответствующими прямыми и инверсными выходами триггеров группы и с выходом третьего элемента задержки, а выходы подключены к входам второго элемента ИЛИ, четвертый элемент задержки, вход которого подключен к выходу третьего элемента задержки, а выход соединен с одними

входами первого и второго элементов И, второй триггер, единичный вход которого подключен к выходу второго элемента ИЛИ, а прямой выход соединен с другим входом первого элемента

И, пятый элемент задержки, вход которого подключен к выходу, первого элемента И, а,выход соединен с нулевым входом второго триггера и с одним входом третьего элемента ИЛИ, другой вход которого подключен к выходу второго элемента РШИ, четвертьш элемент. И, входы которого соединены с прямым выходом второго триггера и выходом четвертого элемента задержки, а выход подключен к одному входу четвертого элемента ИЛИ, выход которого соединен со счетным входом второго счетчика и с другим входом третьего элемента И, шестой элемент задержки, вход которого подключен к выходу второго элемента И, а выход соединен с синхронизирующими входами элементов ,И третьей и четвертой групп, пятый элемент И, один вход которого подключен к выходу четвертого элемента

задержки, а выход соединен с другим входом четвертого элемента ИЛИ, седьмой элемент задержки, вход которого подключен к выходу шестого элемента задержки, а выход соединен с

нулевыми входами счетчиков, шестой элемент И, входы которого подключены к инверсным выходам триггеров группы и к выходу третьего элемента

W

5