Устройство для оценки амплитуды узкополосного случайного процесса Советский патент 1989 года по МПК G06F17/18 G06G7/52 

J

fU

If

Изобретение относится к устройствам для оценки характеристик узкополосных случайных процессов при наличии помех и шумов и может быть использовано в вычислительной технике. Устройство содержит преобразователь 1 напряжение-частота, счетчик 2, компаратор 3, общую шину 4, информационный вход 5 устройства, генератор 6 тактовых импульсов, первый элемент И 7, первый делитель 8 частоты, регистр 9 сдвига, элемент РАВНОЗНАЧНОСТЬ 10, второй элемент И 11, четыре регистра 12-15, два реверсивных счетчика 16, 17, четыре делителя 18-21 частоты, элемент 22 выделения модуля аналогового сигнала, элемент 23 постоянной памяти, второй счетчик 24, формирователь 25 тактового сигнала и выход 26 устройства. 2 ил.

25

т

(Л

СП ел

4

1515

пне-частота, счетчик 2, компаратор 3, общую шину 4, информационный вход 5 устройства, генератор 6 тактовых FfM- пульсов, первый элемент И 7, первый делитель 8 частоты, регистр 9 сдвига, элемент РАВНОЗНАЧНОСТЬ 10, второй элемент И 11, четыре регистра 12-15, .два

Изобретение относится к устройствам оценки характеристик уэкополосных случайных процессов при наличии помех i и шумов и может быть использовано в

В общем случае оце но получить, использу г

.LIlLY-lt i T/2)}

sin ( i sfnV (,t)tYnV(bT)U V(t)stTi/t - Т) L ZN u)

де V (t) ,

-входной сигнал в момент времени;

-период, соответствующий центральной частоте узкополосного случайного про-25 цесса

-нормирующий коэффициент, зависящий от выбранной размерности и числа выборок за период (при30

нимаем С 1) .

Целью изобретения является повышение точности и помехоустойчивости устройства для оценки амплитуды узкополосного случайного процесса.

На фиг.1 показана блок-схема предлагаемого устройства, на фиг.2 - блок Схема преобразователя напряжение-частота.

Устройство для оценки амплитуды УЗ кополосного случайного процесса, со- дерткит преобразователь 1 напряжение- частота, счет-чик 2, компаратор 3, инверсный и прямой входы которого соединены соответственно с общей шиной 4 и информационным входом 5 устройства, генератор 6 тактовых импульсов, элемент И 7, выход которого соединен с тактовым входом делителя 8 частоты. Кроме того, устройство содержит регистр 9 сдвига, элемент РАВНОЗНАЧНОСТЬ 10, элемент И 11, четыре регистра 12-15, два реверсивных счетчика l6 и 17, четьфе делителя частоты 18-21, элемент 22 выделения модуля аналогового сигнала, элемент 23 постоянной памяти, в котором записана функция модуля синуса, выходы которого соединены с управляющими входа

реверсивных счетчика 16, 17, четыре делителя 18-21 частоты, элемент 22 выделения модуля аналогового сигнала, элемент 23 постоянной памяти, второй счетчик 24, формирователь 25 тактового сигнала и выход 26 устройства. 2 ил.

системах вычислительной техники и устройствах контроля.

В общем случае оценку амплитуды можно получить, используя соотношение г

T/2)}

5

0

5

.Q 45

0

5

ми делителя 8 частоты, выход и тактовый вход делителя 18 частоты соединены соответственно со счетным входом счетчика 24 и выходом делителя 8 частоты. Управляющие входы делителя 18 частоты соединены с выходами регистра 12, информационные входы которого соединены с выходами реверсивного счетчика 16, тактовый вход которого соединен с выходом преобразователя 1 напряжение-частота, тактовый вход, информационньт вход и вход управления которого соединены соответственно с выходом генератора 6 тактовых импульсов, выходом элемента 22 выделения модуля и выходом формирователя 25 тактового сигнала, который соединен с тактовым входом регистра 9 сдвига, выход устройства 26, тактовым входом третьего делителя 19 частоты и первым входом элемента И 11, выход и второй вход которого соединены соответственно с входом счетчика 2 и выходом элемента 10 РАВНОЗНАЧНОСТЬ, первьй вход которого соединен с выходом компаратора 3, которьп соединен с входом регистра сдвига 9, первьй, инверсньй выход которого соединен с вторым входом элемента РАВНОЗНАЧНОСТЬ 10 и входом реверса реверсивного счетчика 17, выходы которого соединены с информационными входами регистра 13, выходы которого соединены с управляющими входами делителей 20 и 21 частоты, выход делителя 19 частоты соединен с динамическт-ш входами сброса счетчика 2, реверсивных счетчиков 16 и 17 счетчика 24, тактовыми входами регистров 12-14 и входом разрешения

15

записи коэффициента деления делителя 20 частоты, инверсный вход которого соединен с вторым входом элемента И 7 и тактовым входом регистра 15 информационные входы которого соединены с выходами счетчика 24, выход элемента И 7 соединен с входом делителя 21 частоты, выход которого соединен с входом разрешения записи ко- эффициента деления этого делителя частоты и вычитанлцим входом делителя 20 частоты, прямой выход регистра 9 сдвига соединен с входом реверса реверсивного счетчика 16, тактовый вход реверсивного счетчика 17 соединен с выходом преобразователя 1 напряжение-частота. Преобразователь напряжение-частота, состоит из аналого- цифрового преобразователя 27, дели- теля 28 частоты, элемента И 29.

Устройство работает следующим образом.

Исследуемый сигнал подается на вход 5 устройства. Компаратор 3форми рует логический сигнал, характеризующий знаковую функцию входного сигнала, а элемент 22 обеспечивает формирование аналогового сигнала, равного абсолютной величине входного сигнала подаваемого на информационный вход преобразователя 1 напряжение-частота (число импульсов), на иыходе которого формируется импульсньй сигнал с частотой f(.(t) (числом импульсов), пропорциональной текущему значению модуля входного сигнала. По сигналу на управляющем входе преобразователя 1 на его выходе формируется число импульсов, пропорциональное текущему значению модуля входного сигнала.

Формирователь 25 обеспечивает формирование на своем выходе импульсов с частотой f st Nf импульсов за период Т сигнала. В качестве такого

формирователя может использоваться генератор или умножитешь частоты, запускаемый внешним тактовым сигналом с частотой f J,. Импульсы с частотой f обеспечивают сдвиг оценок знаковой функции исследуемого сигнала регистром 9 сдвига, который обеспечивает задержку на инверсном выходе N/2 разряда на половину периода Т и на прямо выходе N-ro разряда на период Т.

Teкyп ee значение знаковой функции и задержанной на половине периода (с инверсией, для исключения влияния инвертирования сигнала) сравниваются

0

5 о п

5

Q 5

746

элементом 10 РАВНОЗНАЧНОСТЬ, и получаемое значение логического сигнала подается на вход элемента И 11, на другой вход которого поступают тактовые импульсы, которые в случае совпадения знаковых функций подсчитываются счетчиком 2, в котором формируется оценка знаковой автокорреляционной функции G(T/2). После окончания формирования оценка переписывается в регистр 14, выходной код которого управляет элементом 23 постоянной памяти, на выходе которого формируется код пропорциональный | sin ((T/Z), KoTopbrti управляет коэффициентом деления делителя 8 частоты. На вход этого делителя и тактовый вход преобразователя 1 напряжение-частота (напряжение - число импульсов) подаются импульсы от генератора 6 с частотой f. Таким-образом, частота импульсов на выходе делителя 8 обратно пропорциональна модулю синуса G(T/2). Импульсы с выхода преобразователя 1 поступают на счетные входы реверсивных счетчиков 16 и 17, которые обеспечивают их прибавление или вычитание из ранее зафиксированного кода в зависимости от значения знаковой функции, выбираемых с задержкой соответственно на период и половину периода Т за счет задержки регистром 9 сдвига. В реверсивных счетчиках 16 и 17 формируются оценки полузнаковых автокорреляционных функций, соот- ветствзлощих задержкам соответственно на полупериод и период Т, которые после окончания формирования переписываются в регистры 12 и 13 соответственно. Код с выхода регистра 12 поступает на управляющие входы делителя 18. Делители 20 и 21 обеспечивают формирование числа импульсов, пропорционального квадрату кода на выходе регистра 13, поскольку импульс на инверсном выходе переноса делителя 20 формируется после того как М раз будет сформирован сигнал на выходе переноса делителя 21 (где М - код, пoдaнньD на входы этих делителей). Таким образом, на вход делителя 8 поступает число импульсов прямо пропорциональное квадрату коэффициента корреляции R(T/2). Импульсы с выхода делителя 18 подсчитываются счетчиком 24, код в котором прямо .пропорционален R (T/2) и обратно про- :порционален R(T) и |sin G(T/2)| и

после окончания счета переписывается в регистр 15, на-вькодах 26 которого код соответствует текущей оценке амплитуды .Делитель 19 обеспечивает на своем выходе формирование сигнала, опреде- ляюп1его окончание формирования оче- .. редных оценок. По этому сигналу происходит перезапись оценок в регистры, j Q а затем сброс счетчиков.

Поскольку оценка амплитуды формируется на основе корреляционной функции с ненулевой задержкой,аддитивные составляющие шума исключаются из оценки 15 а смещение оценки устраняется благодаря нормированию по sin G(T/2)( (что обеспечивает устранение смещения из- за адцаптивного шума) и по R(T) (что обеспечивает устранение смещения из- 20 за спада автокорреляционной функции, который предполагается экспаненциаль- ным). Таким образом, обеспечивается повышенная точность и помехоустойчивость оценки амгшптуд1 1.

Формула изобретения

Устройство для оценки амплитуды узкополосного случа1П1ого процесса, содержащее первый элемент И, выход кторого подключен к тактовому входу первого делителя частоты, генератор тактовых импульсов, выход которого соед1П ен с первым входом первого элемента И, компаратор, пиверсньи вход которого подключен к шине нулевого потенциала, прямоГ вход компаратора является информационным входом уст- ройства, преобразователь напряжение- частота, первый счетчик, отличающееся тем, что, с целью повы- ше1И1я точности и помехоустойчивости, устройство содержит регистр сдвига, элемент РАВНОЗНАЧНОСТЬ, второй элемент И, четыре регистра, два реверсивных счетчика, четыре делителя частоты, элемент выделения модуля аналогового сигнала, второй счетчик, формирователь тактового сигнала, элемент постоятиюй памяти, а преобразователь напряжение - частота содержит аналого-цифровой преобразователь, элемент И и делитель частоты, выход эле- мента постоянной памяти соединен с входим задания кoэффициeнfa деления первого делителя частоты,выход и тактовый вход второго делителя частоты

подключены соответственно к счетному входу второго счетчика и к выходу перво- TQ делителя частоты,вход задания коэффициента деления второго делителя частоты соединен с выходом первого регистра, информационный вход которого соединен с выходом первого реверсивного счетчика, тактовый вход которого подключен к выходу делителя частоты преобразователя напряжение - частота, вход задания коэффициента деления которого соединен с информационным выходом аналого-цифрового преобразователя, тактовый вход которого соединен с первым входом элемента И преобразователя напряжение - частота и подключен к выходу генератора тактовых импульсов, информационный вход аналого-цифрового преобразователя соединен с выходом элемента выделения модуля аналогового сигнала, вход разрешения записи коэффициента деления делителя частоты преобразователя напряжение - частота подключен к выходу формирователя тактового сигнала, соедине1И1ому с тактовьм входом регистра сдвига, тактовым входом третьего делителя частоты и с первым входом второго элемента И, выход и второй вход которого соединены соответственно со счетным входом первого счетчика и выходом элемента РАВНОЗНАЧНОСТЬ, nepBbtfi вход которого объе- дш1еи с информациолньп 1 входом регистра сдвига и соединен с выходом компаратора, инверсньй выход регистра сдвига подключен к второму входу элемента РАВНОЗНАЧНОСТЬ и входу реверса второго реверсивного счетчика, выходы которого соединены с информа- пиопиыт-ти входами второго регистра, выход которого соединен с входами задания коэффициента элемента четвертого и пятого делителей частоты, выхо третьего делителя частоты соединен с входами сброса первого и второго счетчиков, первого и второго реверсивных счетчиков второго счетчика, тактовыми входами первого, второго и третьего регистров и входом разрешения записи коэффициента деления четвертого делителя частоты, инверсный выход которого соединен с вторым входом первого элемента И и,тактовым входом четвертого регистра, информационные входы которого соединены с выходами второго счетчика, выход первого элемента И Соединен с тактовым входом пятого де-

лителя частоты, выход которого соединен с входом разрешения записи коэффициента деления пятого делителя частоты и тактовым входом четвертого делителя частоты, прямой выход регистра сдвига соединен с входом реверса первого реверсивного счетчика, тактовый вход второго реверсивного счетчика соединен с выходом делителя частоты преобразователя напряжение - часто та, выходы первого счетчика соединены с информационными входами тре

тьего регистра, пьтходы которого подключены к входам элемента постоянной памяти, вход элемента выделения модуля аналогового сигнала является информационным входом устройства, выходами которого являются выходы четвертого регистра, в преобразователе напряжение - частота выход делителя частоты соединен с вторым входом элемента И, выход которого подключен к тактовому входу делителя часто- ты.