Устройство регистрации Советский патент 1989 года по МПК G01R13/02 

Изобретение относится к области электроизмерений и может быть использовано для автоматической калибровки в цифровых приборах.

Цель изобретения - повышение точности измерений путем устранения - влияния дрейфа.

На чертеже изображена блок-схема устройства регистрации..

Устройство регистрации содержит входной коммутатор 1, усилитель 2, аналого-цифровой преобразо ватель 3 запоминающий-блок 4, цифроаналого- вый преобразователь 5,. коммутатор 6 частот, компаратор 7«. кодов, мультиплексор 8, триггер 9 режима калибровки, запом 1нающий блок 10, калибровки, коммутатор 11, компаратор 12, триггер 13, первый и второй коммутаторы И и 15 частоты, элемент 16 ИЛИ, регистр 17 и сумматор 18, причем, входной коммутатор 1, усилитель 2 и аналого- цифровой преобразователь 3 соединены последовательно, выходы аналого-циф- рового преобразователя 3 соединены со входами запоминающего блока 4, компаратора 7 кодов, компаратора 12 и мультиплексора 8, второй вход которого соединен с выходом запоминающего блока 4, а управляющий вход соединен с выходом триггера 9 режима калибровки, входами запоминающего блока 10. калибровки, коммутатора 11, триггера 13 и элемента 1б ИЛИ, выхрд которого соединен с первым входом первого коммутатора lA частоты и управляющим входом входного коммутатора 1, второй вход которого соединен с первым выходом цифроаналогового преобразователя 5 второй выход которого соединен с входами данных запоминающего блока К) калибровки и регистра 17,: суммиг рующий вход цифроаналогового преобразователя 5 соединен с первым входом коммутатора 11 и выходом первого коммутатора И частоты, вычитающий вход цифроаналогового преобразователя 5 соединен с выходом второго коммутатора 15 частоты, управляющий вход за- .поминающего блока соединен с шиной Запись и со входами триггера 9 режима калибровки, триггера 13 регистра 1 7 и коммутатора 6 частот, входы которого соединены с шинами команд Запись и Считывание и тактовых частот записи и считывания, а выход соединен с тактовым входом запоминающего блока 4,. первый вход триггера

0

5 Q 5 о 5 р

0

9 режима калибровки соединен с выходом компаратора 7 кодов, выход мультиплексора 8 соединен со входом адреса запоминающего блока 10 калибровки, тактовый вход которого соединен с выходом коммутатора 11, второй вход которого соединен со входом коммутатора 6 частот и шиной тактовой частоты считывания, выход запоминающего блока 10 калибровки соединен со входом сумматора 18, другой вход которого соединен с выходом регистра 17, а выход соединен с выходом устройства, вы- выход триггера 13 соединен со вторым ;входом элемента 1б ИЛИ, первым входом второго коммутатора 15 частоты и управляющим входом компаратора 12, первый и второй выходы которого соединены соответственно с третьими в одами первого и второго коммутаторов 14 и 15 частоты, вторые входы которых соединены с линией тактовой частоты ЦАП.

Устройство работает следующим образом.

В исходном состоянии триггер 13 разрешает работу компаратора 12, При этом на вход усилителя 2 через входной коммутатор 1 поступает напряжение компенсации дрейфа с выхода цифроаналогового преобразователя 5. Зто напряжение такую величину и полярность, чтобы на выходе аналого- цифрового преобразователя 3 появился код,соответствующий середине его ра- бочего диапазона . Этот код сравнивается компаратором 12 с эталонным кодом 1середины рабочего диапазона, поступающего на другой вход компаратора 12. В случае равенства этих кодов на .выходе компаратора 12 появляются сиг-налы, запрещающие прохождение тактовой частоты цифроаналогового преобразователя через первый и второй коммутаторы 1 и 15 частоты на суммирующий и вычитающий входы цифроаналогового преобразователя 5 и напряжение Hai его выходе не изменяется. В случае неравенства этих кодов на соответствующем выходе компаратора 12 появляется сигнал, разрешающий прохождение тактовой частоты ЦАП через первый (если код с аналого-цифрового преоб- . разователя 3 больше эталонного кода) или второй (в .противном случае) коммутаторы И или 15 частоты на суммирующий или вычитающий входы ЦАП 5, вызывая соответствующее изменение напряжения на его выходе, компенси515

рующее напряжение дрейфа. Этот процесс отслеживания и компенсации дрейфа продолжается до поступления команды Запись, которая переводит триггер 13 в состояние, запрещающее работу компараторов 12 и подключающее ко входу усилителя 2 через входной коммутатор 1 исследуемый сигнал, фронтом этой же команды производится запись текущего кода цифроаналогового преобразователя 5 с его выхода в регистр 17- При этом код, фиксируемый в регистре 17, соответствует напряжению дрейфа и(др). По команде Запись также разрешается прохождени тактовой частоты записи через коммутатор б частот на тактовый вход запоминающего блока Ц.

При заполнении запоминающего блока снимается сигнал Запись фронтом которого,триггер 9 режима калибровки устанавливается в состояние, подключающее выход аналого-цифрового пре образователя 3 через мультиплексор 8 к адресным входам за поминающего блока 10 калибровки, разрешается работа цифроаналогового преобразователя 5 и устройство переходит .в режим калибровки. В этом режиме на вход уси- лителя 2 с цифроаналогового -преобразователя 5 через входной коммутатор 1 поступает прецезионное (калиброванное) линейно-нарастающее напряжение U(k) 7. Одновременно с ним на входе аналого-цифрового преобразователя 3 присутствует и напряжение дрейфа. .Эти напряжения проходят, тот же про-., цесс масштабно-временного преобразования, что и входной сигнал в режиме Запись -. С выхода аналого-цифрового преобразрвателя 3 цифровой код, соответствующий мгновенному значению напряжений, определяемого суммой U(k) + + и(др), поступает на компаратор 7 кодов и через мультиплексор 8 - на адресные входы запоминающего блока 10 калибровки, на входы данных которого поступают коды с цифроаналогового преобразователя 5, а на тактовый вход поступает тактовая частота РН,ОП - Процесс заполнения запоминающего блока 10 калибровки продолжается до тех пор, пока на вы- ходе аналого-цифрового .преобразователя 3 не появится код, соответствующий верхней границе его диапазона. При появлении этого кода срабатывает компаратор 7 кодов, сбрасывающий

п 5

0 ; 5 о -

5

5

0

5

12; 6

триггер 9 режима калибровки, что переводит устройство из режима калибровки в исходное состояние.

Устройство переходит в режим считывания по команде Считывание, ко-. торая разрешает прохождение тактовой частоты считывания через коммутатор б частот на запоминающий блок k, с выхода которого коды ординат исследуемого сигнал через мультиплексор 8 с частотой Fj.4 поступают на адресные входы запоминающего блока 10 калибровки, на тактовый вход которого через коммутатор 11 поступает частота ., таким образом на выходе запоминающего блока 10 калибровки получаем коды, соответствующие напря- жению U(k) + и(др) . Эти ко/-1ы поступают на второй вход сумматора 18, на первый вход которого поступает код, соответствующий и(др), из -регистра 17. В сумматоре 18 происходит сложение кодов, соответствующих nepei-inc- ленным напряжениям. Таким о-5разом на выходе устройства появляются коды, не содержащие погрешности, обусловленной дрейфом.

По окончании процесса считывания устройство готово для записи следующего исследуемого сигнала.

Формула изобретения

Устройстве регистрации, содержащее последовательно соединенные входной коммутатор, усилитель, аналого- цифровой преобразователь, компаратор кодов, первый вход входного коммутатора соединен с входом устройства, а второй вход соединен с первым выходом цифроаналогового преобразователя, второй выход которого соединен с входом запоминающего блока калибровки, .вход адреса которого соединен с выходом мультиплексора, первый « вход которого соединен с выходом аналого-цифрового преобразователя, входом данных, запоминающего блока и первым входом компаратора кодов. Соединен с вторым входом триггера режима калибровки, первый вход которого соединен с шиной команды Запись и с управляющим входом запоминающего блока, тактовый вход которого соединен с выходом коммутатора частот, входы которого соединены с шинами команд Запись и Считывание и частот записи и считывания, выход данных запоминащего блока соединен с вторым входом мультиплексора,, упрйвляющий вход которого соединен с выходом триггера; режима калибровки и управляющими вхо- , дами запоминающего блока калибровки и коммутатора, выход которого соединен с тактовым входом запоминающего блока калибровки, а первый вход соединен с шиной частоты считывания,, о т л и - JQ ч а ю щ 8 е с Я| тем, что, с целью повышения точности измерения, в него дополнительно введены компаратор, триггер, первый и второй коммутаторы частоты, элемент ИЛИ, .регистр и сум.- 15 матор, при этом первые входы элемента ИЛИ и триггера соединены с выходом триггера режима калибровки, второй вход триггера соединен с тактовым входом регистра и с шиной команды 20 Запись, а выход соединен с вторым входом элемента ИЛИ, первым входом второго коммутатора частоты и входом управления компаратора, первый вход

которого соединен с выходом .аналого- цифрового преобразователя, в первый и второй выходы соединены соответстг. венно с третьими входами первого и второго коммутаторов частоты, вторые входы которых соединены с шиной тактовой частоты цифроаналогового преобразователя, первый вход первого коммутатора частоты соединен с выходом элемента ИЛИ и управляющим входом коммутатора, выход первого коммутатора частоты соединен с. суммирующим входом цифроаналогового преобразователя и первым входом коммутатора, выход втог рого коммутатора частоты соединен с вычитающим входом, цифроаналогового преобразователя, второй выход которого соединен с входом данных регистра, выход которого соединен с первым .входом сумматора, второй вход которого соединен с выходом запоминающего блока калибровки, а выход соединен с выходом устройства.

Изобретение относится к технике электроизмерений и может быть использовано для автоматической калибровки в цифровых приборах. Цель изобретения - повышение точности измерений - достигается путем записи в регистр 17 кода цифроаналогового преобразователя 5, соответствующего напряжению дрейфа при величине кода на выходе аналого-цифрового преобразователя 3, соответствующего середине его рабочего диапазона. В режиме считывания в сумматоре 18 происходит компенсация дрейфа. Устройство содержит также коммутаторы 1,6, 11,14, 15, усилитель 2, запоминающий блок 4, компараторы 7 и 12 кодов, мультиплексор 8, триггер 9 режима калибровки, запоминающий блок 10 калибровки, триггер 13 и элемент ИЛИ 16. 1 ил.