Формирователь импульсов управления Советский патент 1989 года по МПК H03K5/01 

Г7

(/

Изобретение относится к импульсной технике, предназначено для выполнения в виде интегральной микросхемы, и может быть использовано для управления микросхемами с зарядовой связью.

Цель изобретения - повышение быстродействия

На чертеже приведена принципиальная электрическая схема формировате- ля импульсов:управления о

Формирователь импульсов управления содержит первый и-второй составные транзисторы 1 и 2, первый, второй, третий, четвертый транзисторы 3-6, первый и второй диоды 7 и 8, первый, второй, третий, четвертый и пятый резисторы 9-13, первую, вторую шины 14 и 15 источника питания, общую шину 16, шину 17 потенциально- го управления, генератор 18 тока, выходную шину 19, с пятого-по четырнадцатый транзисторы 20-29, двухэмит- терный транзистор 30, шестой и седьмой резисторы 31 и 32, управляемый ис точник 33:опорного напряжения с шиной 34 управления опорным напряжением и шиной 35 опорного напряжения, шину 36 регулирования времени среза, шину 37 регулирования времени нарастания выходных импульсов, шину 38 токового управления, с пятнадцатого по двадцатый транзисторы 39-44, с восьмого по двенадцатый резисторы 45-49 и с двадцать первого по двадцать седьмой транзисторы 50-56 При этом Коллектор первого составного транзистора i соединен с первой шиной J4 источника питания, с коллектором двадцать шес

того транзистора 55, с эмиттерами

40

четвертого, одиннадцатого, двенадца- того, тринадцатого, четырнадцатого и пятнадцатого транзисторов 6, 26, 27, 28, 29, 9 и через двенадцатый резистор 49 - с первым выводом восьмого .с резистора 45 и с базой двадцать шестого транзистора 55, эмиттер которого соединен с коллектором шестнадцатого транзистора 40 и с базами двадцать первого, двадцать второго, двад- п цать третьего, двадцать четвертого, двадцать пятого и двадцать седьмого, транзисторов 50, 51, 32, 53, 54, 56, коллекторы которых подключены.соответственно к базам одиннадцатого, чет- вертого, двенадцатого, четьфнадцато- го, тринадцатого и.пятнадцатого транзисторов 26, 6, 27, 29, 28, 39, а эмиттеры - с коллекторами соответ-

д

5 0 5 0

5

0

.с п

ственно седьмого, восьмого, девятого, десятого, двухзмиттерного и двадцатого транзисторов 22, 23, 24, 25, 30 30, 44, базы которых соединены с эмиттером шестнадцатого транзистора 40, с базой и коллектором двенадцатого транзистора 43, база шестнадцатого транзистора 40 соединена со вторым выводом восьмого резистора 45, с шиной 34 и с коллектором семнадцатого транзистора 41, база которого соединена с базой и коллектором восемнадцатого транзистора 42, с коллектором пятнадцатого транзистора 39 и через одиннадцатый ре.зистор подключена к общей шине 16, к эмиттерам семнадцатого, восемнадцатого, третьего и шестого транзисторов 41, 42, 5, 21, эмиттеры девятнадцатого.и двадцатого транзисторов 43, 44 подключены к общей шине 16 через девя- тьй и десятый.резисторы.46 и 47, эмиттеры седьмого, восьмого, десятого и первый эмиттер.двухэмиттерного транзистора 22, 23, 25, 30 через второй, третий, пятый и шестой резисторы подключены к шине 36, а второй эмиттер двухэмиттерного и девятого транзисторов 30 и 24 через седьмой и четвертый резисторы 32 и 12 подключены к шине 37, 6 аза первого составного транзистора 1 соединена с коллекторами второго и двенадцатого транзисторов 4 и 27, а эмиттер - с выходной шиной 19 и с коллектором второго составного транзистора 2, эмиттер которого соединен со второй шиной 15 источника питания, с эмиттером второго и с коллектором пятого транзисторов 4 и 20, базы первого, второго, пятого транзисторов 3, 4, 20 соединены соответственно с коллекторами ,; тринадцатого, первого и одиннадцатого транзисторов 28, 3, 26, эмиттер пятого транзистора 20 подключен к шине 38, к коллекторам третьего и четырнадцатого транзисторов 5 и 29, к эмиттеру первого и к базе второго составного транзисторов 3, 2,, база третьего транзистора 5 соединена с катодом вто- второго диода 8, с коллектором шестого транзистора 21, между баз.ой и коллектором которого включен первый резистор 9, аноды первого и второго диодов 7, 8 соединены с коллектором четвертого транзистора 6,. а катод первого диода 7 подключен к шине 17 потенциального управления.

Формирователь импульсов управления работает следующим образом.

Коллекторный ток эталонного транзистора 39 благодаря действию отрицательной обратной связи в управляв- . мом источнике 33 опорного напряжения равен сумме токов, протекающих через токозадающий элемент на резисторах 45 и 49 и через токоотводящий резистор 48. Требуемое для нормальной работы токораспределение в интегральной схеме формирователя обеспечивается выбором конструктивного вьшол- ненич торцовых р-п-р транзисторов 6, 26, 27, 28, -29, 39, чтобы их коэффициенты передачи базового тока в номинальном режиме были одинаковы выбором площадей эмиттepныk переходов

а составной транзистор 1 заперт. Выходной потенциал на шине 19 формирователя определяется напряжением на шине 15 источника питания.

Появление сигнала логической 1 на шине Г7 потенциального управления приводит к отпиранию транзистора 5, который перехватьюает ток генератора

18, Составной транзистор 2 запирается, транзистор 3 переходит в режим насыщения, выключая транзистор 4, Ток коллектора транзистора 27 обеспечивает формирование положительного перепада напряжения на емкости нагрузки, подключенной к выходной пщне 19, При этом через составной транзистор 1 протекает импульс тока с .большой скоростью нарастания. На шине 14 источ

Изобретение относится к импульсной технике и может быть использовано для управления микросхемами с зарядовой связью. Целью изобретения является повышение быстродействия. Для этого в формирователь импульсов дополнительно введены транзисторы 50-56 и соответствующие функциональные связи. Введение этих транзисторов позволило при заданном максимально допустимом рабочем напряжении схемы использовать относительно тонкие низкоомные эпитаксиальные пленки для изготовления интегральных схем формирователей и существенно уменьшить их паразитные емкости. 1 з.п. ф-лы, 1 ил.

соответствующих п-р-п транзисторов (с 20 ника питания возникает импульс напря22 по 25, 30, 44) и сопротивлений с 10 по 13, 32.и 47 резисторов. Конструкция уп омянутых п-р-п транзксто- ров должна обеспечить максимальную . воспроизводимость соотношения токов, поэтому эти транзисторы имеют относительно больщие размеры. Транзистор 24 работает в цепи, задающей наибольший ток, а именно.коллектор35

теля (за счет малых размеров транзистора 52) позволяет уменьшить задержку между изменением потенциала на эмиттере и базе транзистора 27 и, как следствие, уменьшить чувствительность коллекторного тока этого транзистора к импульсной помехе на шине 14 источника питания. В результате

жения помехи отрицательной полярности из-за наличия последовательной активно-индуктивной составляюш;ей ее импеданса. Помеха передается на эмит- 25 тер торцового р-п-р транзистора 27 в запирающей полярности. Коллекторный ток транзистора 52 обеспечивает восстановление режима по постоянному току транзистора. 27, Существенное ный ток транзистора 27, который обес- зо У иьшейие емкости между базой тран- печивает перезаряд значительной пара- зистора 27 и подложкой ИС формирова- зитной емкости коллектор-подложка транзистора 4 и базовый ток составного транзистора 1. Вследствие этого транзистор 24 имеет весьма значи- . тельную емкость коллектор-подложка, Тем не менее режимный ток транзистора 24 довольно незначительный, поэтому введенньщ транзистор 52, работающий как повторитель коллекторного то- Q уменьшается время нарастания выходно- ка трарзистора 24, может иметь мини- . го напряжения на емкости нагрузки

и повьш1ается быстродействие интегрального формирователя импульсов управления ,

Конечное значение потенциала на - выходной шине 19 определяется напряжением на первой шине 14 источника питания Транзистор 20 обеспечивает фиксацию потенциала на коллекторе от- 50 крытого транзистора 5 (если напряжение на шине 15 превышает нулевое напряжение на общей шине), что обеспечивает стабилизацию -времени задержки выключения формирователя при ре5 заперт,-ток генератора 18, выполнен- гулировке нижнего уровня выходных кого на транзисторе 29, протекает в импульсов (которое задается напряже - базу составного транзистора 2, Транзистор 3 работает в инверсной активной области, транзистор 4 - насьщен.

мальные размеры, определяемые лишь технологическими допусками (к его характеристикам не предъявляется никаких фсобых требований по согласованию с характеристиками других активных элементов), В результате его емкость коллектор-подложка оказывается мини- мальной,

При нулевом логическом сигнале на шине 17 потенциального управГления коллекторный ток транзистора 6 протекает через диод 7 в источник входного сигнала через шину 17, Транзистор

45

ни ем на шине 15),

Появление сигнала логического О на. шине 17 приводит к запиранию гран35

теля (за счет малых размеров транзистора 52) позволяет уменьшить задержку между изменением потенциала на эмиттере и базе транзистора 27 и, как следствие, уменьшить чувствительность коллекторного тока этого транзистора к импульсной помехе на шине 14 источника питания. В результате

жения помехи отрицательной полярности из-за наличия последовательной активно-индуктивной составляюш;ей ее импеданса. Помеха передается на эмит- 25 тер торцового р-п-р транзистора 27 в запирающей полярности. Коллекторный ток транзистора 52 обеспечивает восстановление режима по постоянному току транзистора. 27, Существенное зо У иьшейие емкости между базой тран- зистора 27 и подложкой ИС формирова- Q уменьшается время нарастания выходно- . го напряжения на емкости нагрузки

50

45

гулировке нижнего уровня выходных импульсов (которое задается напряже -

ни ем на шине 15),

Появление сигнала логического О на. шине 17 приводит к запиранию гран

зистора 5, к отпиранию сначала транзистора 4, а затем и составного транзистора 2 (за счет разных порогов включения этих транзисторов), Соответствующим соотношением токов транзисторов 28 и 29 обеспечивается более быстрое уменьшение потенциала коллектора транзистора А по отношению к из- менегщю потенциала на выходной шине 19, что позволяет исключить сквозной ток через составные транзисторы 1 и 2, Диод шунтирующий эмиттерный переход составного транзистора 1, исключает его пробой при значительной емкости нагрузки на выходной шине 19. Г

Введение транзисторов 50-56 позволяет при заданном максимально допустимом рабочем напряжением схемы использовать относительно тонкие низко- омные эпитаксиалънь1е пленки для изготовления интегральных схем формирователей. Это дало возможность уменьшить размеры активных элементов и со- ответственно их паразитные емкости, з за счет чего достигается дополнительное повьшение быстродействия формирователя при сохранении мощности потребления в статическом состоянии. Надежная работа собственно формирующих цепей при повышенном напряжении на шине 14 источника питания достигается благодаря тому, что элементы формирователя, к которым может быть приложено полное напряжение источника питания (составные и второй транзисторы 1, 2, 4), используются в ключевом режиме. Что касается максимального допустимого напряжения коллектор - эмиттер торцовых р-п-р структур, то оно практически не отличается от максимального допустимого напряжения коллекторного перехода п-р-п транзистора

Составитель В,Пятецкий Редактор И,Сегляник .Техред. М.Ходанич Корректор М.Шаропш

Заказ,6978/55

Тираж 884

ВНИИПИ Государственного комитета по изобретениям и открытиям гсри ГКНТ СССР 1130.33, Москва, Ж-3,5, Раушская наб., д. 4/5

0

5

0

5

0

5

0

Формула изобретения

1,Формирователь импульсов управ-- ления по авт,св, № 1290501, отличающийся тем, что, с целью повьшения быстродействия, введены

с двадцать первого по двадцать пятый транзисторы, имеющие п-р-п-структуру причем эмиттеры и коллекторы двадцать первого, двадцать второго, двадцать третьего, двадцать четвертого, двадцать пятого транзисторов включены в разрыв соответственно между коллекторами, седьмого, восьмого, девятого, десятого и двухэмиттерного транзисторов и базами одиннадцатого, четвертого, двенадцатого, четырнадцатого и тринадцатого транзисторов, а базы соединены с второй шиной опорного напряжения регулируемого источника опорного напряжения,

2,Формирователь по п, 1, о т л и- ч а ,ю щ и и с я тем, что регулируемый источник опорного напряжения дополнительно содержит двенадцатый резистор, двадцать шестой и двадцать седьмой транзисторы, имеющие п-р-п структуру, причем двенадцатый -резистор включен между первым вьгоодом восьмого резистора и первой шиной источника питания, эмиттер и коллектор двадцать шестого транзистора включены в разрыв соответственно между коллектором шестнадцатого транзистора и первой шиной источника питания, а б а- за подключена к первому выводу восьмого резистора, эмиттер и коллектор двадцать седьмого транзистора включены в разрыв между коллектором двадцатого транзистора и базой пятнадцатого транзистора, а база соединена

с эмиттером двадцать шестого транзистора и второй шиной опорного напряжения блока.

Подписное