Умножитель двухразрядных двоичных чисел инжекционного типа Советский патент 1981 года по МПК G06F7/52 

(54) УМНОЖИТЕЛЬ ДВУХРАЗРЯДНЫХ ДВОИЧНЫХ ЧИСЕЛ ИНЖЕКЦИОН1ЮГО ТИПА

1

Изобретение относится к вычислительной технике и предназначено для использования в цифровых вычислительных устройствах.

Известен матричный умножитель. (-значных чисел, содержащий преобразователь 1с -значного числа в пространственный двоичный код, логический блок, собранный из элементов ИЛИ и преобразователь пространственного двоичного кода в k-значный 1 .

Недостаток указанного умножителя большие аппаратурные затраты, связанные с тем, что в этом умножителе k-значные логические операции моделируются двоичными и выполняются двоичными логическими элементами.

Известны умножители инжекционного типа, в которых логические операции выполняются непосредственно в k-значном алфавите 2.

Наиболее близким к предлагаемому является умножитель двоичных двухразрядных чисел инжекционного типа, содержащий четыре входных и пять выходных многоколлекторных транзисторов, включенных по схеме зеркального отражателя тока, причем первый коллектор первого входного многоколлектор ного транзистора соединен с первыми коллекторами второго и третьего входных многоколлекторных транзисторову второй коллектор первого входного транзистора соединен со вторьм лектором третьего входного транзистора, третий коллектор первого входного многоколлекторного транзистора

to соединен со вторым коллектором четвертого входного многоколлекторного транзистора, второй коллектор второго входного многоколлекторного транзистора соединен с третьим коллекто15ром четвертого входного, многоколлекторного транзистора, третий коллектор второго- входного многоколлектор ного транзистора соединен с третьим коллектором третьего входного много20коллекторного транзистора, первые коллекторы первого, второго и тре.-. тьего выходных многоколлекторных транзисторов объединены и являются первым выходом умножителя, первые ;

25 коллекторы четвертого и пятого выходных многоколлекторных транзисторов объединены и являются вторым выходом умножителя. С целью увеличения числа коллекторов зеркального отражения то30ка применяется включение транзисторов по схеме Дарлингтона 3 .

Недостатком известного умножителя является вносимая схемой погрешность обусловленная наличием последовательных цепочек, состоящих только из зеркальных отражателей тока. Кроме того, тепловой ток схемы Дарлингтона значительно больше теплового тока ее компонентов. Соединение нескольких коллекторов одного и того же транзистора, применяемое в устройстве, увеличивает площадь коллекторного перехода, а значит, возрастает ток термогенерации. Тепловой ток и ток термогенерации являются составными частями обратного тока коллектора. Следовательно, увеличивается обратный ток коллектора транзистора,хто вносит дополнительную погрешность.

Цель изобретения - повышение точности устройства.

Поставленная цель достигается тем, что,-в умножитель введены два многоколлекторных и четыре однокЬллекторных транзистора, включенных па схеме порогового детектора, причем база первого одноколлекторного транзистора соединена со вторыгли коллекторами первого и третьего входных многоколлекторных транзисторов, а база - с первого выходного-, многоколлекторного транзистора, база второго одноколлекторного транзистора соединена с третьим и вторым коллекторами первого и четвертого входных многоколлекторных транзисторов, а коллектор - с первым-. коллектором первого многоколлекторного транзистора и с базой второго выходного многоколлекторного транзистора, база третьего одноколлекторного транзистора соединена третьими коллекторами второго и третьего входных многоколлекторных транзисторов, а коллектор - с базой третьего выходного многоколлекторного транзистора и вторым коллектором первого многоколлекторного транзистора, база четвертого одноколлекторного транзистора, соединена со вторым и третьим коллекторами второго и четвертого входных многоколлекторных транзисторов, а коллектор - с базой пятого выходного многоколлекторного транзистора и с третьим коллектором первого многоколле«торного. транзистора, база второго многоколлекторного транзистора соединена с первыми коллекторами первого, второго, третьего и четвертого входных многоколлекторных транзисторов, а первый коллектор - с базой первого многоколлекторногЪ транзистора, второй коллектор второго многоколлекторного транзистора соединен с базой четвертого выходного многоколлекторного транзистора .

На фиг.1 представлен умножитель, принципиальная схема; на фиг.2 и 3 включение транзистора по разным схемам.

Умножитель содержит входные многоколлекторные транзисторы 1-4, включенные ПО схеме зеркального отражателя тока, многоколлекторные транзисторы 5 и 6, включенные по схеме порогового детектора, одноколлекторные транзисторы 7-10, включенные по схеме порогового детектора, выходные многоколлекторные транзисторы 1115, включенные по схеме зеркального отражателя тока, входы 16 - 9 умножителя, выходы 20 и 21 умножителя, источники 22 тока, обеспечивающие режим питания транзисторов 1-15.

Первый коллектор входного многоколлекторного транзистора 1 соединен с первыми коллекторами входных многоколлекторных транзисторов 2-4, второй коллектор входного транзистора 1 соединен со вторым коллектором входного транзистора 3, третий коллектор входного многоколлекторного транзистора 1 соединен со вторым коллектором входного многоколлекторного транзистора 4, второй коллектор входного многоколлекторного транзистора 2 соединен с третьим коллектором входного многоколлекторного транзистора 4, третий коллектор входного многоколлекторного транзистора 2 соединен с третьим коллектором входного многоколлекторного транзистора 3, первые коллекторы выходных многоколлекторных транзисторов 11 - 13 объединены и являются первым выходом 20 умножителя, первые коллекторы выходных мноцоколлекторных транзисторов 1 и 15 объединены и являются вторым выходом 21 умножителя, база входных . многоколлекторных транзисторов 1-4 соединена с соответствующими входами 16 - 19, база одноколлекторного транзистора 7 соединена со вторыми коллекторами входных многоколлекторных транзисторов 1 и 3, а коллектор - с базой выходного многоколлекторного транзистора 12, база одноколлекторного транзистора 8 соединена с третьим и вторым коллекторами входных многоколлекторных транзисторов 1 и 4, а .коллектор - с первым коллектором многоколлекторного транзистора бис базой выходного многоколлекторного транзистора 13, база одноколлекторного транзистора 10 соединена с третьим коллекторами входных многоколлекторных транзисторов 2 и 3, а коллектор с базой выходного многоколлекторного транзистора 15 и вторым коллектором многоколлекторного транзистора б, база одноколлекторного транзйст ора 9 соединена со вторым и третьим коллекторами входных многоколлекторных транзисторов 2 и 4, а коллектор - с базой выходного многоколлекторного транзистора 14 и с третьим коллектором многоколлек.торного транзистора 6 база многоколлекторного транзистора 5 соединена с первыми коллекторами входных многоколлекторных тран зисторов 1 - 4, а первый коллектор - с базой выходного многоколлекторного транзистора 11, второй коллектор многоколлекторного транзистора 5 соединен с базой многоколлектор ного транзистора 6. Разряды двоичных двухразрядных чи сел и Xf 2 представляющие собой входные переменные Х, Х2 i Y2, поступают на входы 16, 17, 18 и 19 соответственно. Устройство реализует функции f : EjAEj. и , представлен ные в табл; i и 2 соответственно, Е JO 15 ЕЗ 0,1,2J. Е4 0, 1, 2, 3. Таблица

Таблица2

Уг

Dy, - ток инжектора; Зъч входной ток. Сопоставив определенным уровням тока значения из алфавита , 1, 2,..,, k-lj получим выражение логичес|КОй функции, реализуемой отражателем тока

( А-х,

если , Г-Ь, е,

А X,

если

5 где А, X, уе Ец.2.

На фиг,3 показано включение И Л транзистора по схеме порогового детектора и ее условное обозначение.

Функция, выполняемая

пороговым детектором, следующая

О, если А X,

В, если А X.

транзистор, включенный по схеме отражателя тока работает в ангшоговом режиме. Следовательно, в цепочке последовательно включенных отражателей тока имеет место накапливание погрешности. Если накопленная погрешность в конце цепочки, составленной из отражателей тока, не превышает половины интервала квантования, то включение последовательно и Л-транзистора по схеме порогового детектора .ликвидирует ее, т.е. происходит обрыв цепочки накопления погрешности.

Умножитель работает следующим образом.

В исходном положении, когда значения разрядов х , Х, Y , Yg равны нулю, транзисторы 1-4 заперты и .токи в их коллекторах равны нулюТо есть на выходе имеем двухразрядное четверичное число, представляющее собой результат умножения чиZ2 Y . Так как в результате умножения максимальное значение старшего разряда произведения (переноса) равно (k-2)4-2 -2, то, формально, значение этого разряда принадлежит алфавиту Ej. Дальнейшую обработку сигнсшов можно производить в четверичном алфавите, добиваясь при этом выиграша по затратам оборудования и быстродействию. Двоичные входы умножителя обеспечивают стыковку с существующими двоичными устройствами. На фиг.2 показано включение транзистора по схеме зеркального отражения тока и ее условное обозначение. Формула, определяющая входной ток одного из коллекторов зеркального отражателя тока, следующая: если :,/Звх , если h ьч, - ток i-Toro коллектора; Следовательно, транзисторы 5, 7, 8, 9 и 10 открыты, а транзисторы 6, 11 12, 13, 14 и 15 закрыты. Выходной ток перво.го и второго выходов 20 и 2 равен нулю. Если, например, логические значения входных переменных Х.1 Х,1, , , то транзистор 3 закрыт, а транзисторы 1, 2 и 4 откры ты. В каждом коллекторе транзисторов 1, 2 иi4 протекает ток, равный 1 (в относительных единицах) ,. токи в коллекторах транзистора 3 равны нулю. Величина тока, подаваемого на базу транзистора 5, равна 3 иэтот транзистор открыт, а значит, транзисторы 11 и б закрыты. Величина тока, по даваемого на базу транзистора 7, рав на 1, и этот транзистор открыт, а транзистор 12 закрыт. Величина тока, подаваемого на базу транзистора 10, равна 1, и, следовательно, этот тран зистор тоже открыт, а транзистор 15 закрыт. На базу транзистора 8 подает ся ток, величина которого равна 2, значит, этот транзистор закрыт, а транзистор 13. открыт и ток в его первом коллекторе равен 2. Этот ток подается на первый выход .устройства. Величина така, подаваемого на базу транзистора ,9 равна 2, следователь но, этот транзистор закрыт, а транзистор .14.открыт. Величина тока в его коллекторе равна 1 и этот ток по дается на второй выход устройства. В результате на обоих выходах полу.чим значение произведения чисел 11 и 10 - 12 в четверичной системе счис ления. Аналогично устройство работае и при других з начениях разрядов. входных чисел. Таким образом, наличие в схеме транзисторов, включенных по схеме по рогового детектора, и введение связи обрывают цепочки накопления погрешностей, что повышает точность работы устройства. Включение транзисторов по схеме Дарлингтона не применяется, а также отустствует соединение воедино нескольких коллекторов одного и того же транзистора, что устраняет дополнительную погрешность схемы. Кроме того, в схеме известного умножителя числа представлены пространственным кодом, что требует дополнительных преобразователей двоичных чисел в пространственный код. По существу приманив преобразование четверичных одноразрядных чисел в пространственный код, можно применить схему известного умножителя для умножения четверичных одноразрядных чцсеп. Не теряется универсальность и в предлагаемом устройстве. Только для умножения четверичных чисел также необходим преобразователь . Сложность всех указанных преобразователей приблизительно одинакова. Формула изобретения Умножитель двухразрядных двоичных чисел инжекционного типа, содержащий четыре входных и пять выходных многоколлекторных транзисторов, включенных по схеме зеркального отражателя тока, причем база первого, второго, третьего и четвертого входных многоколлекторных транзисторов соответственно соединена с первым, вторым, третьим и четвертым входами умножителя, первый коллектор первого входного многоколлекторного транзистора соединен с первыми коллекторами второго, третьего и четвертого входных многоколлекторных транзисторов, второй коллектор первого входного транзистора соединен со вторым коллектором третьего входного транзистора, третий коллектор первого входного многоколлекторного транзистора соединен со вторым коллектором четвертого входного многоколлекторного транзистора, второй коллектор второго входного многоколлекторного транзистора соединен с третьим коллектором четвертого -входного многоколлекторного транзистора, третий коллектор второго входного многоколлекторнох-о транзистора соединен с третьим коллектором третьего входного многоколлекторного транзистора, первые коллекторы первого, второго и третьего выходных многоколлекторных транзисторов объединены и являются первым выходом умножителя, первые коллекторы четвертого и пятого выходных многоколлекторных транзисторов объединены и являются вторым выходом умножителя, отличающийся тем, что, с целью повышения точности, в него дополнительно введены два многоколлекторных и четыре одноколлекторных транзистора, включенных по схеме порогового детектора, причем база первого одноколлекторного транзистора соединена со вторыми коллекторами первого и третьего входных :многоколлекторных транзисторов, а коллектор - с базой первого выходного многоколлекторного транзистора, база второго одноколлекторного транзистора соединена с третьим и вторым коллекторами первого и четвертого входных многоколлекторных транзисторов, а коллектор - с первым коллектором первого многоколлекторного и с базой первого многоколлекторного транзистора и с базой второго выходного многоколлекторного транзистора, база третьего одноколлекторного транзистора соединена с третьими коллекторами второго и третьего входных многоколлекторных транзисторов, а коллектор - с базой третьего выходного многоколлекторного транзистора и вторым коллектором первого многоколлекторного транзистора, база четвертого однокрллекторного транзистора соединена со вторым и третьим коллекторами второго и четвертого входных много - коллекторных транзисторов, а коллектор - с базой пятого выходного многоколлекторного транзистора и с третьим коллектором первого многоколлекторного транзистора, база второго многаколлекторного транзистора соединена с первыми, коллекторами первого, второго, третьего и четвертого входных многокрллекторных транзисторов, а первый коллектор - с базой первого многоколлекторного транзистора, второй коллектор второго многоколлекторного транзистора соединен с базой четвертого выходного многоколлекторного транзистора.

Источники информации, принятые во внимание при экспертизе

1.Авторское свидетельство СССР W 230518, кл. G 06 F 7/52, 1965.

2.Степаненко И.П. Основы теории транзисторных схем. М., Энергия,

1977.

3.IEEE TRANSACTIONS ON COMPUTERS 1977, Dao Т.Т. MuEti-VaBued Integrated Ingectioa Logic (прототип).

79Г

1й