Устройство для имитации неисправностей ЭВМ Советский патент 1989 года по МПК G06F11/26 

Изобретение относится к области вычислительной техники и может быть использовано в системах диагностирования .

Целью изобретения является расширение функциональных возможностей устройства за счет обеспечения имитации неисправностей после п-крлтного появления заданной команды,

На чертеже показана структурная схема устройства.

Устройство имеет вход 1 кода команды, тактовый вход 2, вход 3 признака записи и информационный вход 4 и содержит .триггер 5 интервала счета, триггер 6 результата, триггер 7 разрешения приема, регистр 8 приема команд, регистр 9 контролируемой команды, регистр 10 номера такта, регистр 11 кода -длительности, первый - тре- блоки 12-14 сравнения, первый - третай злементы И 15-17, счетчик 18

тактов, счетчик 19 числа команд, элемент 20 задержки и элемент ИЛИ 21.

Устройства работает следующим образом.

При подготовке устройства к работе в регистр 9 заносится код коман-. ды, на которой должно срабатывать устройство (т.е. проимитировать неисправность), а в счетчик 19 заносится код, определяющий, на какой по счету команде по входу программы дол--, жно сработать устройство, так как команда, зяносимая в регистр 9, может встречаться в программе п раз, а ус- . тройство должно сработать на п-й команде. В регистр 10 заносится код номера такта, на котором требуется имитация неисправности, а в регистр 11 - код, определяющий ее длительность. При записи в счетчик 19 происходит одновременная установка в единичное состояние триггера 7,

При выполнении программы в опредеенный момент времени в регистр 8 заосится код, аналогичный коду в регистре 9, На выходе блока 12 сравене- ния появляется сигнал, поступающий на вторые входы элементов И 16 и 17, а первый вход элемента И 17 поступает отрицательный потенциал с инверс- Horo выхода триггера 7, так как этот Ю триггер находится в единичном состоянии .после начальной подготовки, Слеовательно, на выходе элемента И 17 сигнала не будет. С другой стороны, появится сигнал с выхода элемента И 15 16, так как на его первый вход поступает сигнал с прямого выхода триггера 7, находящегося в единичном состоянии. Сигнал с выхода элемента И 16 поступает на вход счетчика 19 и умень 20 шает его содержимое на единицу. Так повторяется нужное число раз (до тех пор, пока не обнулится счетчик 19), При обнулении счетчика 19 с его выхода сигн ал через элемент HJUi 21 поступает 25 на вход триггера 5, Если не быпо занесения информации в счетчик 19 и триггер 7, то сигнал без задержек с вы- . хода элемента И 17 через элемент ИЛИ 21 поступает на вход триггера 5, Та- зО КИМ образом осуществляется при необходимости пропуск какого-то числа команд, однаковых с занесенной в регистр 9 командой.

Вьфаботка имитирующего сигнала на- 35 чинается после попадания сигнала на ВХОД триггера. 5, который сигналом со своего выхода разрешает счет тактов в счетчике 18, Как только содержимое счетчика 18 окажется равным коду в ре- 40 гистре 10, на выходе блока 13 сравнения появляется сигнал, устанавливающий в единичное состояние триггер 6 и сбрасывакщий после прохождения через элемент 20 задержки счетчик 18 45 тактов Как только содержимое счетчика 18 окажется равным коду д,литель- ности неисправности в регистре 11, сигнал с выхода блока 14 сравне1шя сбрасывает в ноль триггер 6. Сигнал Q с выхода триггера 6 сбрасывает триггер 5 и приводит устройство в исход- ное состояние.

Таким образом вырабатывается сиг-. нал определенной длительности, имитирующий неисправности, жестко связанный не только с командой и номером такта, но и с командой, которую можно выбрать из программы несмотря

55

5 0 5 Q

5

на ее возможную циклическую повторяемость в программе, т,е, вызвать имитацию неисправности не с первого раза появления заданной команды, а спустя п раз после ее первого появления, Формула изобретения Устройство для имитации неисправности ЭВМ, содержащее три блока сравнения, регистр приема команд, регистр контролируемой команды, регистр номера такта, регистр кода длительности, счетчик тактов, триггер интервала счета, триггер результата, первый элемент ,И и элемент задержки, выход которого соединен с входом сброса счетчика тактов, тактовый вход и вход разрешения счета которого подкл1Ьчены соотвественно к тактовому входу устройства и прямому выходу триггера интервала счета, информационный вход, синхровход и выход регистра приема команд соединены соотвественно с входом кода команды устройства, входом признака записи устройства и первым информацио- ным входом первого блока сравнения, управляющий вход и второй информационный вход которого подключены соответственно к входу признака записи устройства и выходу регистра контролируемой команды, информационный вход которого соединен с информационным входом устройства, который, кроме того, подключен к информационным входам регистра номера такта и регистра кода длительности, первый и второй информационные входы, управляющий вход и выход второго блока сравнения соединены соответственно с выходом регистра номера такта, выходом счетчика тактов, тактовым входом устройства и установочным входом триггера результата, а кроме,того, выход второго блока сравнения подключен к входу элемента задержки, первый и второй информационные входы, управляющий вход и выход третьего блока сравнения соединены соотвественно с выходом регистра кода длительности, выходом счетчика тактов, выходом первого элемента И и входом сё роса триггера результата, а также входом сброса триггера интервала счета, первый и второй входы первого элемента И подключены соответственно к тактовому входу устройства и прямо- му выходу триггера результата, кото- рый является также выходом устройст-

ва, отличаю щ. ееся тем, что, с целью расширения функциональных возможностей за счет обеспечения имитаций неисправностей после п-кратно- го появления заданной команды, оно содержит триггер разрешения приема, счетчик числа команд, второй и третий элементы И и элемент ИЛИ, выход которого соединен с установочным

входом триггера интервала счета, первый и второй входы и выход второго эле- I мента И подключены соответственно к прямому выходу триггера разрешения приема, выходу первого блока сравнения и счетному входу счетчика числа команд.

первый и второй входы и выход третьего элемента И соединены соответственно с инверсным выходом триггера разрешения приема, выходом первого блока сравнения и первым входом элемента ИЛИ,, второй вход которого подключен к выходу счетчика числа команд, информационный вход и вход разрешения записи которого соединены соотвествен но с информационным входом и входом признака записи устройства, а вход сброса и установочный вход триггера разрешения приема подключены соответственно к выходу триггера результата и информационному входу устройства.

Изобретение относится к вычислительной технике и может быть использовано в системах диагностирования. Целью изобретения является расширение функциональных возможностей устройства за счет обеспечения имитации неисправности после N-кратного появления заданной команды. С этой целью в устройство, содержащее три блока сравнения, регистр приема команд, регистр контролируемой команды, регистр номера такта, регистр кода длительности, счетчик тактов, элемент задержки, триггер интервала счета, триггер результата и первый элемент И, введены триггер разрешения приема, счетчик числа команд, второй и третий элементы И и элемент ИЛИ. 1 ил.