Устройство для деления аналоговых сигналов Советский патент 1989 года по МПК G06G7/16 

; Изобретение относится к вычисли- |ельной технике и может быть исполь- ; овано при построении автоматических 1(1змерителей коэффициентов передачи, силения и других устройств,связан- ых с делением электрических сигнало

Целью изобретения является расши- )ение диапазона измерений отношений сигналов с различными коэффициентами 1естабильности.

На фиг.1 представлена блок-схема Устройства для деления аналоговых сигналов; на фиг, 2 - диаграмма фор- 1ирования ступенчатого импульса на терном этапе измерения отношения; la фиг, 3 - зависимости начальной фазы Cf от значений отношений С ,соответствующие различным режимам чувствительности; на фиг, 4 - функ- диональная схема блока выбора режи- ла чувствительности; на фиг, 5 - алгоритм его функционирования.

Устройство для деления аналоговы сигналов содержит коммутатор 1,блок 2 синхронизации, сумматор 3, избирательный фильтр 4, фазоизмерительный блок 5, блок 6 нормировки,блок 7 выбора режима чувствительности5однокристальную микро-ЭВМ 8 и буферные регистры 9,

Работа устройства для деления аналоговых сигналов осзпцествляется в три этапа Сначала входной сигнал- делитель постоянно поступает на блок 6 нормировки и коммутатор 1, В пер- вьш промежуток времени коммутатор 1, управляемый блоком 7 выбора режима чувствительности через блок 2 синхронизации, пропускает сигнал-дели- тель на сумматор 3 за время Ти/2, во :второй промежуток времени, равный :Ти/2, на сумматор 3 че рез коммутатор 1 поступает сигнал-делимое, проходя через блок 6 нормировки, В третий промежуток времени, равньш Ти/2,вход ;ные сигналы на сумматор 3 не проходят. Затем процесс временного разделения повторяется, В результате на выходе сумматора 3 формируется парно дический ступенчато-импульсньй сигнал, представленный на фиг,2, i Сигнал с сумматора 3 поступает на избирательный фильтр 4, настроенньй на первую гармонику сформированного ступенчато-импульсного сигнала (фиг,2)„ Начальная фаза вьзделенной гармоники пропорциональна отношению входных сигналов делимого и делителя

Q

5 0

5 Q

,д .г Q

5

5

Фазоизмерительный блок 5 измеряет фа- зовьй сдвиг между опорным сигналом с блока 2 синхронизации и выходным гармоническим сигналом с избирательного фильтра 4, Фазоизмерительный блок 5 преобразует измеренное значение фазы в двоичный параллельный код, который запоминается в блоке 7 выбора режима, чувствительности. На втором этапе процесс измерения повторяется и в блоке 7 выбора режима чувствительности запоминается последующее измерение фазы в двоичном коде.

На третьем этапе последующее значение измеренной фазы t сравнивается с предьщущим значением фазы cf в блоке 7 выбора режима чувствительности по группе м-падших разрядов,Если младшие разряды не совпали,значит, входные сигналы нестабильны и устройство продолжает работать в режиме низкой чувствительности при ТиГ 0,67 (фиг,3). Затем блок 7 выбора режима чувствительности выдает на входы блока 2 синхронизации код управления К, соответствующий различию сравниваемых значений начальных фаз ( Cf - 2 ° В свою очередь, блок 2 синхронизации за счет изменения длительностей тактов (этапов) изменяет или оставляет прежней чувствительность устройства для деления в зависимости от величины кода управления К Затем устройство производит измерение отношения сигналов в оптимально выбранном режиме чувствительности и выдает окончательньш результат измерения, после чего происходит сравнение повторно введенных значений if и ц. Если эти значения совпали, то значение К уменьшается на 1 и чувствительность увеличивается, иначе, К увеличивается на 1 и чувствительность уменьшается. На третьем этапе также происходит коррекция нелинейноетей для ТиГ 0,67 с помощью значений N кода нормировки, поступающих на управляющий вход блока 6 нормировки, на выходе которого формируется сигнал вида X X +

- Т024

нен на умножающем цифроаналоговом преобразователе, преобразователе, ток - напряжение и формирователе разности сигналов.

Таким образом, чувствительность устройства для деления находится в

Блок 6 может быть выполобратной зависимости от значения кода управления К, сформирОЕГанного на управляющих выходах блока 7 выбора режима чувствительности.

На фиг,5 представлена блок-схема работы устройства, где описанные ранее первый и второй этапы работы устройства показаны блоком 01.остальные же блоки описьшают третий этап работы устройства.

Один из вариантов схемной реализации блока 7 выбора режима чувствительности представлен на фиг,А и состоит из однокристальной микро-ЭВМ 8 и буферных регистров 9« Информационные входы блока 7 представлены шестнадцатиразрядной шиной, обозначенной на фиг,4- Вход,инф,, выходы кода нормировки выполнены в ввде восьмираз- рядной шины, обозначенной Вьк,янф, Бьгходы кода управления чувствительностью блока выбора режима чувствительности выполнены в виде четырехразрядной шины, обозначенной Упр. вых,, а синхронизирующий вход обозначен Упр,вход,

Формула изобретения

Устройство для деления аналоговых сигналов, содержащее коммутатор,подключенный первым информационным входом к входу сигнала-делителя усти

ройства и первому информационному входу блока нормировки, соединенного вторым информационным входом с входом сигнала-делимого устройства, а выходом - с вторым информационным входом коммутатора, подключенного управляющими входами к первому и второму выходам блока синхронизации, а первым и вторым выходами - к вхо-, дам cy мaтopa, выход которого соединен с входом избирательного.фильтра, подключенного выходом к информационному входу фазоизмерительного , вход опорного напряжения которого соединен с третьим выходом блока синхронизации, отличающееся тем, что, с целью расширения диапазона измерений отношений сигналов с различными коэффициентами нестабильности,,в него дополнительно введен блок выбора режима чувствительности, подключенный информационным входом к выходу фазоизмерительного блока, синхронизирующим входом - к четвертому выходу блока синхронизации, выходом кода нормировки - к входу управления коэффициентом масштабирования блока нормировки, а выходом кода управления чувствительностью - к входу управления длительностью импульсов блока синхронизации.

Изобретение относится к вычислительной технике и может быть использовано при построении автоматических измерителей коэффициентов передачи, усиления и других устройств, связанных с делением электрических сигналов. Цель изобретения - расширение диапазона измерений отношений сигналов с различными коэффициентами нестабильности. Устройство для деления аналоговых сигналов содержит коммутатор 1, блок 2 синхронизации, сумматор 3, избирательный фильтр 4, фазоизмерительный блок 5, блок 6 нормировки и блок выбора режима чувствительности. Введение блока выбора режима чувствительности позволяет расширить диапазон измерений отношений сигналов с различными коэффициентами нестабильности и производить автоматический выбор режима чувствительности. 5 ил.

л.

Tul2

Ти

Tul2

фиг. 2

фигЪ

1 1 Г

вых инф.

ФигЛ

HaLfcf/7a

JL.

нет

07

del