Генератор кодовых последовательностей импульсов Советский патент 1989 года по МПК G06F1/02 

ел

00

Изобретение относится к автоматике, телемеханике и технике связи и может быть использовано для построения генераторов тестовых последовательностей различных цифровых систем передачи информации. Цель изобретения - расширение класса решаемых задач за счет способности ввода ошибки как в структуру кодовой последовательности, так и в структуру кода. Генератор содержит генератор 1 тактовых импульсов, блок 2 микропроцессорного управления, блок 3 задания режима, формирователь 4 кодовых комбинаций, формирователь 5 синхроимпульса, таймер 6, кодер 7. Поставленная цель достигается за счет введения таймера 6. 6 ил.

4М

Изобретение относится к автоматике, телемеханике и технике связи и может быть использовано для построения генераторов тестовых последова- т&пьностей различных цифровых систем передачи информации.

Цель изобретения - расширение класса решаемых задач за счет способности ввода ошибки как в структуру ко довой последовательности, так и в структуру кода.

На фиг.1 представлена структурная схеме генератора кодовых последовательностей импулъсов| на фиг.2 - схе- ма генератора тактовых импульсов; на фиг.3 - схема формирователя кодовых комбинаций на фиг.4 - схема формирователя синхроимпульса) на фиг.5 - схема кодируюцего устройства на фиг.6 - временная диаграмма работы кодирующего устройства.

Генератор содержит генератор 1 тактовых импульсов, блок 2 микропро- цессорного управления, блок 3 задания режима, фор(ирователь 4 кодовых комбинаций, формирователь 5 синхроимпульса, таймер 6, кодер 7, состоящий из кодирукицнх устройств 7.1-7.п. Генератор 1 тактовых импульсов содер - жит кварцевый генератор 8, состоявши из генераторов различных частот 8.1- 8.П, компаратор 9, дешифратор 10 адреса, мультиплексор П, регистр 12 управления.

I

Фори1ц ователь 4 кодовых комбинаций (ФКК) содержит регистр 13 сдвига регистр 14 управления, блок 15 сумматоров по модулю два (15.1 и 13.2), буферный каскад 16, деяв1фратор 17 адреса, мультиплексор 18, сумматор 19 по моАУЛю два, СОЗггриггер 20, буферный каскад 21, CD-триггер 22.

Фор(«ро «тель 5 синхроимпульса содержит входной каскад 23, содержа9 й элемент П 23.1 и два элемента 2ИЛИЧ 23.2-23.3, делитель 24 частоты, регистр 25 управления, буферный каскад 26, деаиф9 атор 27 адреса.

Кодирующее устройство 7.1 (i«1-n) содержит элемент НЕ 28, элемент ИЛИ-НЕ/ИШ 29, дешифратор 30 адреса, элемент З/ШШ-НЕ 31, делитель 32 на два, управл11юв91й регистр 33, делитель 34 на два, формирователь 35 сигнала ошибки , элемент 36 задержки, су е4атор 37 по модулю два, элемент 38 задержки, элемент НЕ.39, элементы ЗИЛИ-НЕ

40 и 41. Кодер 7 содержит п кодирунэ- щих устройств.

Генератор работает следующим образом.

Первоначально при помощи блока 2 микропроцессорного управления (ШУ) задается такой режим работы формирователя 5 синхроимпульса, когда на его выходах будет сигнал с тактовой частотой F

р .

п

где f - значение тактовой частоты; п - коэффициент деления формирователя 5 синхроимпульса, работающего в режиме деления. Значение F определяется при помощи таймера 6. Задается, например, режим счета таймера и считываются его показания, например ABCD. Тогда значение тактовой частоты f - п-ЛВСи-Ю Гц.

В зависимости от значения тактово частоты определяется частота ввода ошибки с целью задания нужного значения коэффициента ошибок К

К,

m f-Т

где п - число ошибокi f - частота, Гц Т - время, с. Зададим Т 1 с, откуда

К - KO - f

Для задания нужного значения К определяем

- .

Таким образом, при помоци БМУ определяем необходимое значение для задания К. В зависимости от значения тактовой частоты можно имитировать режим замираний в линии, когда выход кодирукщего устройства блокируется на определенный интервал времени при БМУ. Режим замираний при- суц тнии космической связи.

Регистр сдвига 13, блок 15 сумматоров по модулю два, мультиплексор 18 образуют генератор И-последователь- ности, режим работы которого устанавливается при ПОМОФ1 сигналов регистра 14 управления. Вход установки D,подключен к шине с уровнем логической единицы, так как для работы генератора М-последовательности необходимо, чтобы в регистр сдвига записался хотя бы один единичный символ информации. Буферные каскады 16 и 21 предназначены для разветвления выходных сигналов ФКК. Триггеры 20 и 22 служат для формирования сигнала ошибки. Допустим, что на четвертом выходе регистра 14 управления сформирован положительный перепад напряжения. Так как вход D CUS-триггера присоединен к шине с уровнем логического нуля, на инверсном выходе появится единичный импульс, который перепишется тактовым сигналом на выход CD-триггера с некоторой задержкой, и произойдет обнуление CDS-триггера 20. В следующий тактовых интервал нулевая информация с выхода CDS-триггера 20 переписывается на выход триггера 22, в результате чего на его выходе формируется сигнал (d), длительность которого равна периоду тактовой частоты. На первый вход сумматора 10 по модулю два поступает М-пос ледовательность (сигнал а), на выходе которого формируется сигнал С

С daVad, когда d О

С

d С

а,

1

а.

т.е. происходит инвертирование входной информации - вводится ошибка в структуру генерируемой последовательности. Ввод ошибки осуществляется по заранее заданной программе и может быть задан программным путем с учетом осо.бенностей объекта измерений .

Формирователь Ь синхроимпульса (фиг.4) п1 едназначен для выдачи одного импульса за период следования генерируемой последовательности.

На вход установки режима счетчика поступают сигналы М-последовательности, програмьшруя счетчик на реверсивный счет. Из структурных свойств М-последовательности известно, что количество г единиц подряд определяется степенью порождающего полинома. При помощи регистра управления на информационные входы счетчика заносится в двоичном коде число г. Если на выходе входного каскада нет сиг0

5

0

5

нала, то в счегчлк записывается число г. Когда на выходе входного каскада 23 сигнал с уровнем логической единицы, счетчик начинает работать на вычитание, а на его выходе сигнал в том случае, когда во входном информационном сигнале будет г единиц подряд. В случае блокировки входного каскада сигналом с уровнем логической единицы, подавляемым с выхода регистра 2Ь управления, счетчик 24 работает в режиме делителя, коэффициент деления которого задается сигналами с выхода регистра управления. В этом случае на вход логического элемента 23.1 подается сигнал с уровнем логического нуля, а на вход логического элемента 23.2 - с уровнем логической единицы.

Кодер, состоящий из кодирующих устройств 7.1, 7.2,...,7.п, предназначен для формирования сигналов в различных кодах, специфичных для линий передачи дискретной информации.

Кроме того, в кодирующих устройствах 7.1,...,7.1 должна быть предусмотрена возмохсность ввода детерминированной ошибки в структуру кода. Q Рассмотрим частный случай формирователя кода СМ1, в котором предусмотрим режим ввода детерминированной ошибки. Информационные и тактовые сигналы (фиг. 6 а,б) поступают соответственно на входы элемента НЕ 28 и 29, на выходах которых формируются инверсные сигналы (фиг.6 в,г). Логический элемент 2ИЛИ-НЕ, суммируя сигналы (фиг.6 в,г), формирует импульсную последовательность (фиг.6 д), которая поступает на вход делителя ЗА на два, на выходе которого будет импульсный сигнал фиг. бе). Этот сигнал, пройдя через сумматор 37 по модулю два, на втором входе которого для определенности предположим наличие сигнала с уровнем логического нуля, поступает на первый вход элемента ЗШШ-НЕ 40 на второй вход которого поступает через элемент 36 компенсирующей задержки инверсный информационный сигнал.Допустим, что с вто- рогС выхода регистра 33 управления поступает сигнал с уровнем логического нуля. Тогда на выходе элемента ЗШ1И-НЕ 40 формируется последовательность (фиг. 6 ж). На выходе элемента ЗИЛИ-НЕ 41 в результате суммирования информационного сигнала, поступающе5

0

5

0

5

го через элемент НЕ 39, и тактового, поступающего через элемент компенсирующей задержки 38,. будет сигнал (фиг. 6 в). Так как выходы элементов 40 и 41 объединены, на их объе- дннениом выходе будет сигнал в коде СМ1, приведенный на фиг. 6 и.

Предположим, что в некоторый момент времени программным путем сформи рован сигнал ошибки, который в результате временной привязки и преобразования в формирователе 35 сигнала ошибки, схемная реализация которого аналогична формирователю ошибки в блоке ФКК4, поступает на вход делителя 32 на два (фиг.6 к), В результа те этого на выходе делителя 32 на два будет сигнал (фиг. 6л), на выходе сумматора 37 по модулю два сиг- нал (фиг. 6м), а на выходе кодирующего устройства - сигнал (фиг. 6 к).

Допустим, что на втором выходе регистра управления программным образом сформирован сигнал, имитирующий замирания в линии (фиг. 6 о). Тогда на выходе кодирующего устройства будет сигнал (фиг. 6 п),

Формула изобретения

Генератор кодовых последовательностей импульсов, содержащий генератор тактовых импульсов, формирователь кодовых комбинаций, формирователь синхроимпульса, блок микропроцессорного управления, кодер, блок задания режима, причем выходы данных, разрешения обращения и записи блока микропроцессорного управления подключены

к соответствующим входам управления,

разрешения обращения и записи генератора тактовых импульсов, формирователя кодовых комбинаций и формирователя синхроимпульса, информационные входы-выходы блока задания режима подключены к входу данньпс блока микропроцессорного управления, выходы разрешения обращения, разрешения чтения и записи которого подключены соответственно к входу управления, вход;ам разрешения чтения и записи блока задания режима, информационный вход генератора тактовых импульсов подключен к входу генератора, выход генератора тактовых импульсов подключен к входу тактирования формирователя кодовых комбинаций, информационный и тактовый выходы которого подключены соответственно к информационным и тактовым входам формирователя синхроимпульса и кодера, выходы которых подключены соответственно к выходу синхроимпульса и информационному выходу генератора, отличающийся тем, что, с целью расщирения класса решаемых задач за счет способности ввода ошибки как в структуру кодовой последовательности, так и в структуру кода, в него введен таймер, тактовый вход которого подключен к выходу формирователя синхроимпульса, информационные входы-выходы, вход управления, вхор разрешения чтения и записи таймера подключены к соответствующим выхода1М блока микропроцессорного управления,, выходы управления, разрешения обращения и записи которого подключены к соответствующим входам, кодера.

s

ТЛя/я

П

7ff/4

3 5

I I

Фиг I

i 1

Ф

Г

Z3

1

t8

Л

jra

- 33 J5 -

t

Iliil

1

Фие5

Щ

2if

-

2S

25

т

27

I g

li

§

«о

г5

g l

2

ФиеЛ

W

Г

;

Фие5