Устройство для контроля аналого-цифровых преобразователей Советский патент 1989 года по МПК H03M1/10 

1

(21)4030553/24-24

(22)03.03.86

(46) 23.12.89. Бюл. № 47

(72) Е.А. Банченко, В.В. Смирнов

и 3.3. Зурканаев

(53)681 .325(088.8)

(56)Авторское свидетельство СССР № 1042459, кл. G 01 R 35/00, I982.

Авторское свидетельство СССР № 399059, кл. Н 03 М 1/10, 1971.

(54)УСТРОЙСТВО ДЛЯ КОНТРОЛЯ АНАЛОГО- ЦИФРОВЫХ ПРЕОБРАЗОВАТЕЛЕЙ

(57)Изобретение относится к контрольно-измерительной технике и может быть использовано при проверке аналого-цифровых преобразователей в производственных и эксплуатационных условиях. Цель изобретения - повьппение

оперативности контроля и достоверности путем учета динамической погрешности преобразователя. Устройство содержит блок 1 синхронизации, селекторы 2, 3, реверсивный счетчик 4, блок 5 задержки кодов, вычитатель 6 кодов, образцовый цифроаналоговый преобразователь 7, блок 8 регистра- ции, блок 9 анализа годности, блок 10 сравнения кодов, задатчик И кода допустимой погрешности, триггер 12 останова. Устройство позволяет проводить автоматический контроль аналого-цифровых преобразователей во всем их динамическом диапазоне с периодом смены контрольных кодовых комбинаций, равным минимальной длительности цикла преобразования. 1 з.п. , 2 ил.

г

ел

Изобретение относится к контрольно-измерительной технике и может быть использовано при проверке аналого-цифровых преобразователей в производственных и эксплуатационных условиях. Цель изобретения - повышение оперативности контроля и достоверности путем учета динамической погрешности преобразователя. Устройство содержит блок 1 синхронизации, селекторы 2,3, реверсивный счетчик 4, блок 5 задержки кодов, вычитатель 6 кодов, образцовый цифроаналоговый преобразователь 7, блок 8 регистрации, блок 9 анализа годности, блок 10 сравнения кодов, задатчик 11 кода допустимой погрешности, триггер 12 останова. Устройство позволяет проводить автоматический контроль аналого-цифровых преобразователей во всем их динамическом диапазоне с периодом смены контрольных кодовых комбинаций, равным минимальной длительности цикла преобразования. 1 з.п.ф-лы, 2 ил.

Изобретение О1носится к контрольно-измерительной технике и может быть использовано при проверке аналого-цифровых преобразователей в производственных и эксплуатационных условиях.

Цель изобретения - повьшение оперативности контроля и достоверности путем учета динамической погрешности преобразователя.

На фиг, 1 представлена структурная схема устройства для контроля аналого-цифровых преобразователей} на фиг. 2 - структурная схема блока анализа годности.

Устройство д-чя контроля аналого- цифровых преобразователей (фиг. 1) содержит блок I синхронизации, первый селектор 2, второй седектор 3, реверсивный счетчик 4, блок 5 задержки кодов, вычитатель 6 кодов, образцовый цифроаналоговый преобразователь 7, блок 8 регистрации, блок 9 анализа годности, блок 10 сравнения кодов, задатчик 11 кода допустимой погрешности, триггер 12 останова, шину 13 Пуск, входную шину 14, первую 15 и вторую 16 выходные шины.

Блок анализа годности (фиг. 2) содержит счетчик 17 циклов, элемент ИЛИ 18, триггер 9 сбоя, счетчик 20 сбоев, коммутатор 21, шину 22 Режим,

Устройство для контроля аналого- 1ХИФРОВЫХ преобразователей работает следующим образом.

сл

со

tc

3

Перед началом работы выходные шины 15 и 16 соединяют соответственно с аналоговым и тактовым входами поверяемого АЦП, а его кодовые выходы соединяют с входной пгиной 14. Блок 1 синхронизации вьграбатьшает все необходимые для работы остальных блоков устройства последовательности синхроимпульсов, а также счетные импульсы, поступающие через первый 2 и второй 3 селекторы соответственно на суммирующий и вычитающий входы реверсивного счетчика 4. Первый селектор 2 открывается и пропускает счетные импульсы по импульсу запуск поступающему с шины 13 Пуск и устанавливающему триггер 12 останова Б единичное состояние, N-разрядный натуральный двоичный код линейно нарастающего сигнала, снимаемый с ,выходов реверсивного счетчика 4, по дается на образцовый цифроаналоговы преобразователь 7, где преобразуетс ;в линейно нарастающее ступенями, соответствующими единице младшего разряда, напряжение, равное для каждой

кодовой комбинации U p (N-l/2), , /.,

где , а р - цена младшего раз

ряда. Оно подается по первой выходной ,Q единичное состояние и сбрасьшает

шине 15 на информационный вход поверяемого аналого-цифрового преобразователя, где преобразуется в цифровой код, в общем случае не равный коду на выходах реверсивного счетчика 4. Модуль разности эти;; кодов, образуемый на выходе вычитателя 6 кодов, сравнивается в блоке 10 сравнения кодов с кодом допустимой погрешности преобразования, поступающим с задат- чика 11 кода допустимой погрешности. В случае выхода разницы за пределы установленного допуска на выходе блока 10 сравнения кодов образуется единичный сигнал, устанавливающий триггер 19 сбоя в единичное состояние. Следующий синхроимпульс с седьмого выхода блока 1 синхронизации, поданный на вход обнуления триггера 19 сбоя, сбрасьшает его в нулевое состояние и тем самым записывает 1 в первый разряд счетчика 20 сбоев, фиксируя единичный сбой в одной из точек динамического диапазона поверяемого аналого-1.Дфрового преобразователя. Блок 5 задержки кодов, вылол ненный, например, на регистрах, вводит задержку на столько тактов, на сколько задерживается сигнал при про35

40

55

триггер 12 останова, закрывая тем самым первый селектор 2 и открьш второй селектор 3. Второй селект 3, реализуемый, например, на БИС К589ХЛ4, включенной в режиме форм вания пачки заданного числа импул сов, пропускает на вычитающий вхо реверсивного счетчика 4 такое кол чество счетных импульсов, что сод жимое реверсивного счетчика 4 уме шается на число тактов задержки сигнала в цепи образцовый цифроан логовый преобразователь 7 - повер мый аналого-цифровой преобразоват дс вычитатель 6 кодов - блок 10 срав нения кодов - триггер 19 сбоя - с чик 20 сбоев - коммутатор 21 - тр гер 12 останова и возвращает кодо комбинацию, вызвавшую сбои. С это момента состояние реверсивного сч чика 4 не изменяется и блоком 8 р гистрации производится индика1щя Не годен, а также индикация (в простейшем случае светодиодами) к проверяемой точки, в которой прои ли сбои, и кода дифференциальной ошибки преобразования. При отсутс вии отклонения характеристики пре разования за пределы допустимых

50

хождении через образцовый цифроаналоговый преобразователь 7 и поверяемый аналого-цифровой преобразователь. После прохождения реверсивным счетчиком 4 всех 2 точек динамического диапазона заканчивается первый цикл проверки и процесс контроля возобновляется. Количество циклов подсчитьша- ет счетчик 17 циклов в блоке 9 анализа годности, счетный вход которого соединен с выходом переноса реверсивного счетчика 4. Контроль аналого- цифрового преобразователя в течение нескольких циклов устраняет влияние единичных сбоев разрядов на результат контроля работоспособности аналого- цифрового преобразователя. При реализации критерия останова, например, по двухкратному сбою допускается единичный сбой за два цикла проверки, после чего счетчик 20 сбоев обнуляется. В случае выхода дифференциальной ошибки преобразования в одной из точек динамического диапазона за пределы установленного допуска в каждом из двух циклов будет зафиксирован сбой, второй разряд счетчика 20 сбоев устанавливается при этом в

,Q единичное состояние и сбрасьшает

35

40

55

триггер 12 останова, закрывая тем самым первый селектор 2 и открьшая второй селектор 3. Второй селектор 3, реализуемый, например, на БИС К589ХЛ4, включенной в режиме формирования пачки заданного числа импульсов, пропускает на вычитающий вход реверсивного счетчика 4 такое количество счетных импульсов, что содержимое реверсивного счетчика 4 уменьшается на число тактов задержки сигнала в цепи образцовый цифроаналоговый преобразователь 7 - поверяв мый аналого-цифровой преобразователь- дс вычитатель 6 кодов - блок 10 сравнения кодов - триггер 19 сбоя - счетчик 20 сбоев - коммутатор 21 - триггер 12 останова и возвращает кодовую комбинацию, вызвавшую сбои. С этого момента состояние реверсивного счетчика 4 не изменяется и блоком 8 регистрации производится индика1щя Не годен, а также индикация (в простейшем случае светодиодами) кода проверяемой точки, в которой произошли сбои, и кода дифференциальной ошибки преобразования. При отсутствии отклонения характеристики преобразования за пределы допустимых гра50

ННЦ останова реверсивного счетчика 4 не происходит и после заданного числа циклов проверки, например двух последний разряд счетчика 17 циклов устанавливается в единичное состояние, которое регистрируется на табло Годен блока 8 регистрации и производит останов работы устройства для контроля. При наличии сигнала разрешения регистрации на шине Режим блока 9. анализа годности, поступающего на вход управления коммутатора 21, к входу установки нуля триггера 12 останова подключается первый разряд счетчика 20 сбоев и после повторного ручного запуска устройства подачей команды на шину Пуск останов происходит по однократному сбою в следующей точке выхода дифференциальной ошибки преобразования за пределы установленного допуска. Таким образом можно зарегистрировать все точки отклонения характеристики преобразования аналого-1Д1фрового преобразователя за пределы допуска.

Предлагаемое устройство позволяет проводить автоматический контроль аналого-цифровых преобразователей во всем их динамическом диапазоне с периодом смены контротгьных кодовых комбинаций, равным минимальной длительности цикла преобразования, что позволяет повысить оперативность и достоверность контроля.

Формула изобретения

1 , Устройство ;ц1я контроля аналого-цифровых преобразователей, содержащее блок синхронизации, первый выход которого соединен с управляющим входом блока сравнения кодов, первые информационные входы которого

соединены с соответствующими выходами дд динен с седьмым выходом блока синхрозадатчика кода допустимой погрешности, вторые информационные входы - с соответствующими выходами вычитателя кодов, а выход соединен с первым входом блока анализа годности, первые информационные входы вычитателя кодов являются входной шиной, образцовый цифроаналоговый преобразователь

выход которого является первой и выходной шиной, а второй выход блока синхронизации является второй выходной щиной, блок регистрами, отличающееся тем, что, с це- л,ЬЮ г1овышения оперативности контроля

0

5

5

0

5

0

и достоверности путем учета динамической погрешности преобразователя, введены реверсивный счетчик, блок задержки кодов, два селектора и триггер останова, вход установки в 1 которого объединен с вторым входом блока анализа годности и является шиной Пуск, вход установки в О триггера останова объединен с первым управляющим входом блока регистрации и подключен к первому выходу блока анализа годности, а прямой и инверсный выходы соединены соответственно с управляющими входами первого и второго селекторов, информационные входы которых объединены и подключены к третьему выходу блока синхронизации, а.выходы соединены соответственно с суммирующим и вычитающим входами реверсивного счетчика, кодовые выходы которого через блок задержки кодов соединены с соответствуюпщми вторыми информационными входами вы- читателя кодов, управляющий вход которого соединен с четвертым выхог дом блока синхронизации, пятый и шестой выходы которого соединены с управляющими входами блока задержки кодов и образцового цифроаналогового преобразователя соответственно, информационные входы последнего объединены с соответствующими первыми информационными входами блока регистрации и подключены к соответствующим кодовым выходам реверсивного счетчика, выход переполнения которого соединен с третьим входом блока анализа годности, второй выход которого с вторым управляющим входом блока регистрации, вторые информационные входы которого соединены с соответствующими выходами вычитателя кодов, а четвертый вход блока анализа годности соенизации.

триггере сбоя, коммутаторе, счетчике сбоев и счетчике циклов, счетный вход которого является третьим входом блока, вход установки в О объединен с первым входом элемента ИЛИ и является вторым входом блока, а выход соединен с вторым входом элемента ИЛИ и является вторым выходом блока, первым выходом которого является выход коммутатора, информационные вхо1 13312178

ды которого соединены с соответствую-установки в 1 и О.которого являщими выходами счетчика сбоев, а уп-ются соответственно первым и четверравляющий вход является шиной Режим,тын входами блока, а выход установсчетный вход счетчика сбоев соеди-ки в О счетчика сбоев соединен с

нен с вькодом триггера сбоя, входывыходов элемента ИЛИ,