Аналого-цифровой преобразователь Советский патент 1990 года по МПК H03M1/46 

Изобретение относится к цифровой Измерительной и вычислительной техни- ке и может быть использовано для преобразования аналоговых величин в Цифровые, для получения цифровой информации о расположении объектов в двухмерной системе координат, а также при цифровой обработке аналоговых |Сигналов.

Цель изобретения - расширение функциональных возможностей аналого- цифрового преобразователя путем обес- печения дополнительной функции преобразования напряжения в код с ирраци- опальным основанием т2.

На фиг. 1 изображена функциональная схема аналого-цифрового преобразователя; на фиг. 2 - функциональная 4схема блока управления.

Аналого-цифровой преобразователь содержит цифроаналоговые преобразователи (ЦАИ) 1 и 2, источник 3 опорного напряжения, масштабирующий операционный усилитель (МОУ) 4, суммирующий операционный усилитель 5, блок 6 сравнения, блок 7 управления, коммутаторы 8 и 9S регистр 10, триггер 11, аналоговые ключи 12 - 17, элементы И 18 и 19, входные шины 20 и 21, ши- ну 22 запуск-а, шину 23 управления режимами преобразования, шину 24 разрешения передачи, входы 25-28 управления.

Блок 7 управления содержит 2п зле- ментов И 29, регистр 30 сдвига, 2п RS-триггеров 31, элемент 32 запрета, генератор 33 тактовых импульсов, выходные шины 34 и 35, выход 36 и входы 37 и 38 блока управления.

Аналого-цифровой преобразователь (АЦП) способен работать в двух режимах: в режиме преобразования аналоговой величины в код с иррациональным основанием V2 и в режиме одновременного преобразования двух независимых (в том числе и одной) аналоговых величин соответственно в два двоичных кода.

5 0

5

0

0

5

5

0

В первом режиме АЦП работает следующим образом. Преобразованию предшествует установка АЦП в исходное состояние, которому соответствует установка триггера 11 в единичное состояние путем приложения к входу 25 управляющего импульса, при этом налы управления на входах 26 и 27 и на шинах 21 - 24 отсутствуют. Аналоговая величина в виде напряжения присутствует только на входной шине 20 (на шине 21 входной сигнал равен нулю). Коэффициент передачи масштабирующего операционного усилителя 4 равен ч2. Выходной регистр 10 находится в состоянии О. На входе 28 управления присутствует единичный сигнал, благодаря которому к ЦАП 1 и 2 приложены опорные напряжения U0

и У2110 . Процесс преобразования начинается с поступления в шину 22 им- цульса запуска. При этом RS -триггер 31 старшего разряда устанавливается в состояние 1, а все остальные - в состояние О. И, кроме того, в разряд 2п регистра 30 записывается единица. В первом такте работы АЦП блок 6 сравнивает входное напряжение Ux, поступившее через аналоговый ключ 12 на первый вход, с эталонным напряжением U,,,,.,, -fl, подаваемым с ЦАП 2 и соответствующим единице старшего разряда полученного кода . Ux U3 4MiV2.

Если (1гпи) V2, то на выходе блока 6 сравнения не будет импульса 2п-1, а в RS-триггере 31 сохранится

1, если же V2, то блок 6 выдаст импульс, который, пройдя через (2п-1)й элемент И 29 установит (2п-1)-й RS-триггер 31 в состояние О. Появление импульса на выходе элемента 32 запрета вызовет в регистре 30 сдвиг единицы в разряд (2п-1), что обеспечит подачу эталонного напряжения иэ(гп.2)С ЦАП 1 на блок 6.

515470626

В результате происходит процедура и Ny необходимо установить коэффици 3Un-ij

если

сравнения:

их-иэ(,„.„1/2Пи

(n.,,V2; 3

или

их ) если 2 и, таким образом, будет выполнен вто- Ю

ент передачи масштабирующего опера- .ционного усилителя 4 равным единице, .тогда опорное напряжение Ua будет , одинаковым в ЦАП 1 и 2. Триггер 11 устанавливается в единичное состояние, преобразуемые напряжения Ux и UK, прилагаются соответственно к

шинам 20 и 21, а единичный управляющий сигнал - к входам 26 и 27, нулевые сигналы - к шинам 23 и 24 и входу 28 управления. Работа АЦП в данном режиме начинается (как и в первом ре- 15 жиме) в момент подачи импульса запуска в шину 22. При этом единица записывается в (2п+1)-й разряд регистра 30, а RS-триггер 31 старшего (2п- -1)-го разряда устанавливается в состояние 1, а все остальные - в состояние О. В первом такте работы АЦП блок 6 сравнивает входное напряU

3i

рой такт преобразования.

Аналогично будут выполняться все остальные такты работы АЦП: всего будет выполнено 2п тактов. При этом в процессе преобразования напряжение U будет уравновешиваться суммой эталонных напряжений, поступающих - с ЦАП 1 и ЦАП 2 через суммирующий операционный усилитель 5 на второй вход блока 6. В конце преобразования напряжение U уравновесится суммой эталонных напряжений: 2ti-i

Ux ZdiU3l-,

где d. - цифры в разрядах выходного кода с основанием i2;. эталонные напряжения, снимаемые с разрядов ЦАП 1 (четных разрядов кода V2) и ЦАП 2 (нечетных разрядов кода 2).

В блоке 7 (в RS-триггерах 31) при этом будут созданы нечетные и четные разряды параллельного кода с иррациональным основанием Y2, который при равенстве входного и компенсирующего напряжений будет соответствовать входному напряжению. В момент поступления в регистр 30 (2п+1)-го импульса единичный потенциал нулевог разряда регистра 30 приложится к инверсному входу элемента 32, прекращая появление импульсов на втором входе регистра 30. Окончательно процесс преобразования заканчивается после приложения в шины 23 и 24 единичных сигналов управления, под воздействием которых информация нечетны разрядов RS-триггеров 31 запишется в нечетные разряды регистра 10, а информация четных разрядов RS-триггеров 31 - в четные разряды регистра 1

Таким образом будет сформирован цельный параллельный код с основа-: нием 42.

Для обеспечения режима независимого преобразования входных напряжений Uх И UX-B двоичные коды N Xl

ент передачи масштабирующего опера- .ционного усилителя 4 равным единице, .тогда опорное напряжение Ua будет , одинаковым в ЦАП 1 и 2. Триггер 11 устанавливается в единичное состояние, преобразуемые напряжения Ux и UK, прилагаются соответственно к

шинам 20 и 21, а единичный управляющий сигнал - к входам 26 и 27, нулевые сигналы - к шинам 23 и 24 и входу 28 управления. Работа АЦП в данном режиме начинается (как и в первом ре- жиме) в момент подачи импульса запуска в шину 22. При этом единица записывается в (2п+1)-й разряд регистра 30, а RS-триггер 31 старшего (2п- -1)-го разряда устанавливается в состояние 1, а все остальные - в состояние О. В первом такте работы АЦП блок 6 сравнивает входное напря

жение Ux с эталонным U3(ih ) по даваемым с ЦАП 2 и соответствующим единице старшего разряда параллельного двоичного кода:

и,

1 U(lH-tJ

Если Ux иэ(11М, , то на выходе блока 6 сравнения не будет импульса, а в RS-триггере 31 сохраняется единица; если и, atin-i) то блок выдает импульс, который, пройдя через (2п-1)-й элемент И 29 установит ()-й RS-триггер 31 в нулевое состояние. Второй такт начинается в момент появления импульса на выходе элемента 32 запрета, который устанавливает триггер 11 в нулевое состояние, подключая напряжение Ux с помощью ключа 1 3 к первому входу блока 6 и сдвигает единицу в 2п-й разряд регистра 23, что приводит к установке

(2п-2)-го RS-триггера 31 в единичное состояние, обеспечивая тем самым подачу эталонного напряжения {Ih-tj0 ЦАП 1 через суммирующий операционный усилитель 5 к второму входу блока 6.

В результате происходит процедура сравнения напряжения U, с Ua(

(аналогично ранее рассмотренной). Таким образом, выполняются и все ос

тальные такты АЦП. Всего будет выполнено 2п тактов. Последовательное включение эталонных напряжений и фиксация параллельных двоичных кодов Nv м1

и N

осуществляется по сигналам

генератора 33 тактовых импульсов регистром 30 и цепочкой 2п-1 RS-триг- геров 31. Работа генератора 33 прекращается в момент, когда единица в регистре 30 дойдет до последней (нулевой) позиции. В конце преобразования напряжения U. и Ur уравнове i A1

сятся суммами эталонных напряжений, снимаемых с ЦАП 1 и ЦАП 2:

1сМ

u,

in-г

.dlIV

где d,- и d- - двоичные цифры соответственно нечетных и четных разрядов 2n RS- триггеров 31 ;

,U ; и U3j - эталонные напряжения, снимаемые с ЦАИ 1 и ЦАП 2,

iefl ,3,5,...2n-3, 2n-1 , a jefo,2,4;..:2n-4, 2n-2 }.

Таким образом, двоичный код Nv ,

Л1

соответствующий напряжению Ux, будет зафиксирован нечетными RS-триггерами 31, а двоичный код Мх , соответствующий напряжению Ux - четными

RS-триггерами 31. Для записи двоичных кодов NK и N.. соответственно 1Л Ј

в младшие п разрядов и в старшие п разрядов регистра 10 необходимо в шину 24 подать сигнал разрешения передачи. Тогда цифровая информация нечетных и четных разрядов КЗ-триггеров с помощью коммутаторов 8 и 9 под- ключится к соответствующим входам регистра 10.

Формула изобретения

1. Аналого-цифровой преобрззова- тель, содержащий регистр, первый циф- роаналоговый преобразователь, блок сравнения, выход которого соединен с первым входом блока управления, второй вход которого является шиной запуска, отличающийся тем, что, с целью расширения функциональных возможностей путем обеспечения дополнительной функции преобразования напряжения в код с иррацио- нальным основанием т2, в него введены источник опорного напряжения, - шесть аналоговых ключей, два элемента И, триггер, два коммутатора, мас

п

5 Q

5

штабирующий и суммирующий операционные усилители, второй цифроаналого- вый преобразователь, причем информационные входы первого цифроаналогово- го преобразователя объединены соответственно с первыми информационными входами первого и второго коммутаторов и соединены с первыми выходами блока управления, вторые входы которого соединены соответственно с вторыми информационными входами первого и второго коммутаторов и информационными входами второго цифроаналогово- го преобразователя, вход опорного напряжения которого соединен с выходами первого и второго аналоговых ключей, аналоговые входы которых о&Ь - единены и соединены с выходом масштабирующего операционного усилителя, управляющий вход первого аналогового ключа объединен с управляющим входом третьего аналогового ключа и является первой шиной управления, управляющий вход второго аналогового ключа соединен с выходом первого элемента И, вход масштабирующего операционного усилителя объединен с аналоговыми входами третьего и четвертого аналоговых ключей и соединен с выходом источника опорного напряжения, выходы третьего и четвертого аналоговых ключей соединены с входом опорного напряжения первого цифроанало- гового преобразователя, управляющий вход четвертого аналогового ключа объединен с управляющим входом пятого аналогового ключа и соединен с инверсным выходом триггера, прямой выход которого соединен с управляющим входом шестого аналогового ключа и первым входом первого элемента И, второй вход которого является второй шиной управления, вход установки в 1 триггера является третьей шиной управления, счетный вход триггера соединен с выходом второго э емен- та И, первый вход которого соединен с третьим выходом блока управления, второй вход является четвертой шиной управления, аналоговые входы пятого и шестого аналоговых ключей являются соответственно первой и второй входными шинами, выходы пятого и шестого аналоговых ключей соединены с первым входом блока сравнения, второй вход которого соединен с выходом суммирующего операционного усилителя, первый и второй входа которого соединены соответственно с выходами первого и второго цифроаналоговых преобразователей, третьи управляющие входы первого и второго коммутаторов объединены и являются шиной управления режимами преобразования, четвертые управляющие входы первого и второго коммутаторов объединены и являются шиной разрешения передачи, выходы первого и второго коммутаторов соединены соответственно с первым и вторым входами регистра.

2. Преобразователь по п. 1, о т - личающийся тем, что . блок управления выполнен на генераторе тактовых импульсов, 2n KS-триггерах,, где п - число разрядов, регистре сдвига, элементе запрета, 2п элемен - тах И, первые входы которых объединены и являются первым входом блока, второй вход каждого 1-го элемента И

объединен с S-входом (i+1)-ro RS- триггера и соединен с i-м выходом регистра сдвига, S-вход первого RS- триггера объединен с первыми R-входа- ми 2п RS-триггеров, кроме первого RS-триггера, первым входом регистра сдвига и является вторым входом бло- ка, R-вход первого RS-триггера и

Q вторые R-входы 2п-1 RS-триггеров соединены с выходами соответствующих 2 п элементов И, второй вход регистра сдвига соединен с выходом элемента запрета и является третьим выходом

блока, инверсный вход элемента запрета соединен с (2п+1)-м выходом регистра сдвига, прямой вход элемента запрета соединен с выходом генератора тактовых импульсов, выходы четных

0 и нечетных 2п RS-триггеров являются соответственно первыми и вторыми выходами блока.

Изобретение относится к цифровой измерительной и вычислительной технике и может быть использовано для преобразования аналоговых величин в цифровые, для получения цифровой информации о распределении объектов в двумерной системе координат, а также при цифровой обработке сигналов. Изобретение расширяет функциональные возможности за счет обеспечения дополнительной функции преобразования напряжения в код с иррациональным основанием √2. Это достигается тем, что в аналого-цифровой преобразователь, содержащий регистр 10, цифроаналоговый преобразователь 1, блок 6 сравнения, блок 7 управления, введены цифроаналоговый преобразователь 2, источник 3 опорного напряжения, масштабирующий операционный усилитель 4, суммирующий операционный усилитель 5, аналоговые ключи 12-17, элементы И 18, 19, триггер 11, коммутаторы 8, 9. 1 з.п.ф-лы, 2 ил.