Система передачи и приема цифровой информации Советский патент 1990 года по МПК G08C15/00 

Изобретение относится к цифровым системам связи и может быть использовано в многоканальных системах передачи .

Цель изобретения - упрощение системы и повышение надежности.

На фиг,1 представлена структурная схема передающей части системы; на фиг.2 - структурная схема приемной части системы; на фиг.З - структурная схема блока локализации неисправностей; на фиг.4 - структурная схема формирователя контрольного разряда.

Система содержит в каждом передающем полукомплекте входные шины 1, передающие каналы 2, в каждом из которых передатчик 3, кодер 4, формирователь 5 контрольного разряда, синхрогенератор 6, блок 7 уплотнения каналов, синхрогенератор 8, передатчик 9, линию 10 связи, в каждом приемном полукомплекте коммутатор 11, приемник 12, синхроселектор 13, синхрогенератор 14, блок 15 разделения каналов, синхрогенератор 16, приемные каналы 17, в каждом ич которых декодер 18, приемник 19 и формироваСП

СП SD СО

ОЭ

Dm

«&,

31

тель 20 контрольного разряда, выходную шину 21, счетчик 22, элемент ИЛИ 23, блок 24 локализации неисправностей, блок 25 индикации, группу коммутаторов 26.

Блок 24 локализации неисправностей содержит делитель 27 частоты, счетчики 28 и 29,регистры 30-33, дешифраторы 34 и 35, RS-триггер -36, D-триггеры 37, элементы И 38-43, элементы ИЛИ 44-49, инверторы 50-54, элемент ЗАПРЕТ 55, синхрогенератор 56 и элемент ИЛИ 57.

Формирователь 20 контрольного разряда содержит сумматоры 58 и 59 по модулю 2, счетчик 60 ошибок, счетчик 61 интервала контроля и D-триг- гер 62.

Система работает следующим образом.

В данном передающем полукомплекте на вход каждого передающего канала 2 через входные шины 1 подается один из аналоговых сигналов связи (звуковое вещание,телевидение, телеметрия и т.д.). Далее через передатчик 3 допусковоге контроля сигнал связи поступает на вход кодера 4 сигнала связи, где осуществляются аналого- цифровые преобразования и цифровое кодирование информационного сигнала совместно с сигналом допускового контроля. На другой вход кодера 4 сигнала связи каждого передающего канала 2 от синхрогенератора 6 поступает сигнал управления с тактовой частотой, равной требуемой частоте временной дискретизации соответствующего сигнала связи. С первого выхода кодера 4 сигнала связи цифровой сигнал связи (например, в виде параллельного цифрового кода, например для телевидения - восьмираз-, рядного параллельного кода),а с второго выхода соответствующий сигнал управления с тактовой частотой цифрового сигнала связи поступают на соответствующие -входы блока 7 уплотнения каналов,

В формирователе 5 формируется дополнительный контрольный разряд (разряды) , например результат контроля параллельного цифрового кода, поступающего на него с выхода соответствующего кодера 4, на четность, т.е. по модулю 2. Полученный контррльный разряд подается на соответствующий четвертый вход блока 7 уплотнения ка

5

0

5

0

5

налов. В последнем осуществляется формирование группового цифрового потока (ГЦП) путем временного уплотнения цифровых сигналов, поступающих на его вход. В этом же блоке осуществляется, например, формирование и ввод в ГЦП сигналов цикловой синхронизации и преобразование сигнала из параллельного кода в последовательный.

Сигнал тактовой частоты последовательного кода, поступающий на вход блока 7 уплотнейия каналов, формируется в синхрогенераторе 8 из сигнала тактовой частоты, поступающего на вход блока 7 уплотнения каналов. С первого и второго выходов блока 7 уплотнения каналов сигналы ГЦП и тактовой частоты последовательного кода поступают соответственно на первый и второй входы передатчика 9. В передатчике 9 осуществляется, например, скремблирование ГЦП, защита от ошибок и согласование характеристик цифрового сигнала с каналом связи (кодирование для канала).Сфор- мированный в передатчике 9 линейный сигнал подается на вход линии Ю связи, С выхода линии 10 связи линейный сигнал через коммутатор 11 подается на вход приемника 12, в котором осуществляется, например, декодирование линейного сигнала, обнаружение или исправление ошибок и дескремблирование ГЦП. С выхода приемника 12 ГЦП поступает на вход блока 15 разделения каналов.

Кроме того, ГЦП поступает через синхроселектор 13 на вход синхрогенератора 14, где формируется сигнал тактовой частоты последовательного кода, синхронный и синфазный с принимаемым ГЦП. С второго выхода приемника 12 импульсы, формируемые при обнаружении в принятом линейном сигнале ошибок, например, путем контроля правильности чередования посылок линейного кода, поступают на вход счетчика 22, где осуществляется их периодический счет за определенный интервал времени контроля. Интервал времени контроля выбирается исходя из тактовой частоты следования посылок линейного сигнала и принятых критериев недопустимого снижения достоверности передачи цифрового сигнала в системе. Сигнал, со

ответствующий недопустимому снижению достоверности передачи цифрового сигнала по линии (логическая 1) или отсутствию недопустимого снижени достоверности передачи (логический О), поступает на пятый вход блока 24 локализации неисправностей. Сигнал с выхода синхрогенератора Т4 подается на вход блока 15 разделе- пня каналов и через синхрогенера тор 16 на входы блока 15 разделения каналов.

В синхрогенераторе 16 формируются сигналы управления с тактовыми частотами цифровых сигналов, снимаемых с выходов блока 15 разделения каналов. С выходов блока 15 разделения каналов цифровые сигналы связи поступают соответственно на входы декодеров 18 сигналов связи и формирователей 20 соответствующих приемных каналов 17. На другие входы декодеров 18 и формирователей 20 с соответствующих выходов блока 15 разде ления каналов поступают сигналы управления с тактовой частотой соответствующих цифровых сигналов связи. В каждом декодере 18 сигналов связи

0

5

В формирователе 20 (фиг.4) параллельный код данного канала с соответствующего выхода блока 15 поступает на вход сумматора 58 по модулю 2, на выходе которого формируется логический сигнал - результат контроля входного кода на четность. Во втором сумматоре 59 по модулю 2 сравниваются принятый от блока 15 и сформированный в первом сумматоре 58 контрольные разряды. Если они не совпадают, на выходе второго сумматора формируется логическая 1 (сигнал 5 ошибки), поступающая далее на вход счетчика 60 ошибок. Последний обеспечивает счет ошибок на интервале, задаваемом счетчиком 61 интервала контроля, на вход которого поступают от блока 15 импульсы с тактовой частотой следования параллельного циф - рового кода В конце интервала контроля результат счета ошибок записывается в D-триггер 62: логическая 1 при переполнении счетчика ошибок и логический О в остальных случаях. На выходе формирователя 20 формируется сигнал, соответствующий недопустимому снижению достоверности

0

Изобретение относится к цифровым системам связи и может быть использовано в многоканальных системах передачи информации. Целью изобретения является повышение надежности и упрощение системы, содержащей K идентичных подсистем передачи, работающих параллельно по принципу односторонней (симплексной) связи. Цель изобретения достигается за счет обеспечения автоматической локализации неисправностей на основе одновременного сквозного контроля каналов в целом и их участков без использования обратного канала для передачи управляющей информации с приемной стороны на передающую и с сокращением времени локализации неисправностей. Повышении надежности системы, например, в случае передачи идентичной информации по параллельно работающим подсистемам достигается путем автоматического резервирования любой из K подсистем при условии, что имеется по крайней мере одна работоспособная из (K-1) оставшихся подсистем. При этом допускается параллельное включение любого числа дублированных подсистем либо разбиение всего числа дублированных подсистем на более мелкие группы. 4 ил.

осуществляется декодирование и цифро- 30 передачи цифровой информации (логианалоговое преобразование информационного сигнала совместно с сигналом допускового контроля.

Кроме того, с соответствующего выхода блока 15 разделения каналов на третий вход формирователя 20 поступает контрольный разряд (разряды) сформированный на передаче формиро1вателей 5. В формирователе 20 формируется дополнительный контрольный разряд (разряды), например резуль -

J тат контроля параллельного цифрового кода на четность, т.е. по модулю 2. Полученный контрольный разряд (разряды) сравнивается с контрольным разрядом (разрядами), поступающим на третий вход формирователя 20.

При несовпадении этих разрядов (что соответствует сбою в системе) формируются импульсы ошибок. В формирователе 20 осуществляется также периодический счет импульсов ошибок за определенный интервал времени контроля. Интервал времени контроля определяется тактовой частотой следования параллельного цифрового кода и принятым критерием недопустимого снижения достоверности передачи цифрового сигнала в системе.

ческая 1) или отсутствию недопустимого снижения достоверности передачи (логический О).

С выхода приемника 19 сигналов

с допускового контроля цифровой сигнал, характеризующий работоспособп ность соответствующего канала связи - (логическая 1 - недопустимое ухудшение качества принимаемого сигнала

0 связи, логический О - сигнал в норме), подается на соответствующий вход блока 24 локализации неисправностей.

Сигналы с выходов формирователя

5 20 приемных каналов 17 через элемент ИЛИ 23 поступают на четвертый вход блока 24 локализации неисправностей, на первом выходе блока 24 формируется цифровой сигнал вклю0 чения (логическая 1) коммутатора 11 приемного полукомплекта. При этом обеспечивается подача сигнала с выхода коммутатора 11 приемного полукомплекта последующей подсистемы через коммутатор 11 данного приемного полукомплекта на вход приемника 12. Тем самым обеспечивается возможность поиска неисправности в данной подсистеме подключением на

5

вход приемника 12 данного полукомплекта информационного сигнала последующего полукомллекта системы (последующей, подсистемы). При таком подключении организуется составной тракт передачи, качество функционирования которого оценивается по результатам сквозного контроля каналов .

Блок 24 локализации неисправностей данного полукомплекта начинает процесс поиска при формировании сигнала аварии (логическая 1) приемником 19 сигналов допускового контроля по крайней мере в одном приемном канале 17 - формированием логической 1 на своем четвертом выходе. Этот сигнал поступает на блок 25 индикации, где индицируется режим локализации неисправностей в данном полукомплекте. После обнаружения и индикации неисправного блока восстанавливается логический О на четвертом выходе блока 24 локализации неисправности.

Одновременно в блоке 24 локализации неисправностей запоминаются логические потенциалы на его четвертом и пятом входах (т.е., результаты сквозного контроля участков тракта от входа передатчика 9 до выхода приемника 12 и от входа блока 7 уплотнения каналов до выхода блока 15 разделения каналов). Затем формируется логическая 1 на первом выходе блока 24 и таким образом обеспечивается включение коммутатора 1 1 . Далее через определенный интервал времени Т в блоке 24 запомина- Q ции неисправностей в последующем поются логические потенциалы, поступающие на его первые входы с выходов приемников 19 сигналов допускового контроля (результаты сквозного допускового контроля составного тракта, включающего в себя передающий полу- . комплект и линию связи последующей подсистемы и приемный полукомплект данной подсистемы),на его четвертый вход - с выходов элемента ИЛИ 23 (результат сквозного контроля составного тракта от входа блока 7 уплотнения каналов передающего полукомплекта последующей подсистемы до выхода блока 15 разделения каналов приемного полукомплекта данной подсистемы) , на его пятый вход - с выходов счетчика 22 (результат сквозного контроля составного тракта от

5

0

5

0

5

входа передатчика 9 передающего полукомплекта последующей подсистемы до выхода приемника 12 приемного полукомплекта данной подсистемы). В блоке 24 осуществляется совместная логическая обработка указанных сигналов и по ее результатам дешифрация номера (шифра) отказа вшего блока. С второго выхода блока 24 соответствующий код подается на блок 25 ин - дикации. Например, если до и после включения коммутатора 11 формируется сигнал аварии только одним или несколькими приемниками 19 следовательно, отказали соответствующие декодеры 18 сигналов связи. Если до включения коммутатора 11 формируется -сигнал аварии только одним или несколькими приемниками 19, а после включения эти сигналы аварии отсутствуют - отказали соответствующие кодеры 4 сигнала связи и т.д.

При возникновении логической 1 на одном из первых входов блока 24 локализации неисправностей,перед началом локализации неисправностей, логическая 1 с третьего выхода блока 24 локализации неисправностей поступает на третий вход аналогичного блока последующего полукомплекта. Если последующий полукомплект работоспособен и на соответствующих выходах его приемников 19 допускового контроля сигнал аварии отсутствует, то сигнал на третьем входе блока 24 этой подсистемы никакого действия не производит. В противном случае блок 24 локализа5

0

5

лукомплекте системы по сигналу на своем третьем входе формирует на своем первом выходе сигнал включения коммутатора 11 полукомплекта. При этом цифровой сигнал с выхода коммутатора 11 (i+2)-ro (1 i 6 К, где К - число подсистем в системе) приемного полукрмплекта систе- чмы через коммутатор 11 (i+1)-ro полукомплекта поступает на второй вход коммутатора 11 данного, 1-го полукомплекта. Далее локализация неисправностей в данном полукомплекте производится так, как описано выше.

Логическая 1 на третьем выходе блока 24 локализации неисправностей сохраняется и после окончания поиска неисправностей в данном полукомплекте при наличии логической 1 на третьем входе блока 24 и при условии, что неисправность не устранена. Кроме того, если блок 24 локализации неисправностей находится в режиме локализации неисправностей, логическая 1 подается с его четвертого выхода.на второй вход блока 24 локализации неисправ- ностей предыдущего, (i-l)-ro, полукомплекта, запрещая как локализацию неисправности, так и формирование логической 1 на третьем выходе блока 24 локализации неисправностей этой, (I-1)-и,подсистемы.

Таким образом, локализация неисправностей в данной подсистеме осуществляется при наличии по крайней мере одной работоспособной из К

идентичных подсистем приема передачи. Составной тракт, необходимый для локализации неисправностей, образуется между i и (1+1)й подсистемой, где 1 - разность номеров i-й подсисте- мы, в которой осуществляется поиск неисправностей, и ближайшей к ней работоспособной подсистемой.

Автоматическое резервирование подсистем в случае передачи по ним идентичной информации, т.е. когда они ду- дублируют одна другую, осуществляется следующим образом. Информационные сигналы связи в каждом приемном канале 17 с выхода декодера 18 через приемник 19 сигнала допусково- го контроля поступают на соответствующий коммутатор 26, выход кото-, рого соединен с соответствующей вы- ходной шиной 21. Коммутаторы 26 необходимы для автоматического резервирования данной подсистемы при возникновении в ней неисправности. Автоматическое резервирование осуществля- ется путем подключения информационных сигнало в с выходов коммутаторов 26 последующей подсистемы через коммутаторы 26 данной подсистемы к соответствующим выходным шинам 21 дан- ной подсистемы. Подключение осуществляется по сигналу логической,1 (сигнал управления резервированием), поступающему с пятого выхода блока 24 локализации неисправностей данной подсистемы на управляющие входы вторых коммутаторов 26 данной подсистемы. Сигнал управления резервированием формируется при обнаружении неисправности в подсистеме и сохраняется вплоть до ее устранения.

Автоматическое резервирование может быть использовано, например, в том случае, когда по подсистемам передаются идентичные информационные сигналы (подсистемы в горячем резерве) . Предлагаемый алгоритм обеспечивает резервирование данной подсистемы при наличии по крайней мере одной работоспособной из К параллельно работающих подсистем. Например, если неисправность возникла в данной (i-й) и последующей (1+1)-й подсистемах, в них обеспечивается включение коммутаторов 26 по сигналам управления резервирования от соответствующих блоков 24 локализации неисправностей. В результате к выходным шинам 21 как данной, i-й, так и последующей (i+O-й подсистем будут подключены информационные сигналы с соответствующих выходов коммутаторов 26 (1+2)-й подсистемы, которая таким .образом обеспечивает резервирование двух подсистем. При таком резервировании потребитель информации может быть подключен к выходным шинам 21 любой из К параллельно работающих дублированных подсистем. Сигнал управления резервированием с пятого выхода блока 24 подается также на вход блока 25 индикации автоматического резервирования данной подсистемы.

Блок 24 локализации неисправностей работает следующим образом. На входы элемента ИЛИ 49 блока 24 локализации неисправностей с вторых выходов соответствующих вторых приемников 19 сигналов допускового контроля подаются цифровые сигналы, характеризующие работоспособность соответствующих каналов связи. При поступлении логической 1 по крайней мере на один из вышеуказанных входов на выходе элемента ИЛИ 49 формируется логическая 1. Выход элемента ИЛИ 49 соединен с правым входом (входом синхронизации) D-триггера 37, На информационный (второй) вход D-триггера 37 подано напряжение логической 1. Таким образом в момент формирования логической 1 на выходе элемента ИЛИ 49 логическая Г1 с входа D-триггера 37 перепишется на его выход. В момент формирования логии

ческой 1 на выходе D-триггера 37 информация с выходов приемников -19 допускового контроля, а также элемета ИЛИ 23 и формирователя 20 записывается в регистр 30 и в дальнейшем используется для дешифрации вышедшего из строя блока.

Логическая 1 с выхода D-триггера 37 поступает на четвертый выход блока 24 локализации неисправностей непосредственно, а на третий выход через последовательно включенные элменты ИЛИ 47 и И 43. Кроме того, через инвертор 50 логическая 1 с выхода D-триггера 37 поступает на вход счетчика 28, разрешая его работу. На второй вход счетчика 28 импульсов через элемент И 42, при отсутствии логической 1 на втором входе блока 24 локализации неисправностей (входа инвертора 54), поступет последовательность импульсов с выхода делителя 27 частоты. Коэффициент деления делителя 27 частоты выбирается так, что период следования Т импульсов на его выходе больш времени установления переходных процессов и вхождения в инхронизм тракта, образуемого между подсистемами при замыкании коммутатора 11. Частота следования импульсов на выходе синхрогганератора 56, соединенного с делителем 27 частоты, может составлять, например, порядка несколь ких десятков килогерц.

1

I

При переключении счетчика 28 импульсов по импульсу, поступившему на его вход от делителя 27 частоты через элемент И 42, на первом выходе счетчика 28 импульсов формируется логическая 1 (на втором выходе сохраняется логический О), поступающая на соответствующий вход дешифратора 35. Далее на первом выходе дешифратора 35 формируется логическая 1 (на втором сохраняется логический О) у которая через элемент ИЛИ 48 поступает на управляющий вход коммутатора 11 приемного полукомллекта, устанавливая соответствующее соединение между данной и соседней подсистемами.

Дешифратор 35 работает в соот- ветствии с табл. 1 состояний.

После включения коммутатора 11 осуществляется сквозной контроль каналов образованного составного трак12

0

0

5

0

5

0

5

0

5

та, результат которого с соответствующих выходов приемников 19 до- пускового контроля поступает на первые входы блока 24 локализации неисправностей. Одновременно на четвертый вход блока 24 локализации неисправностей поступает с выхода элемента ИЛИ 23 результат сквозного контроля составного тракта от входа блока 7 уплотнения каналов передаю - щего полукомплекта последующей подсистемы до выхода блока f5 разделения каналов приемного полукомплекта 5 данной подсистемы, а на пятый вход - с выхода формирователя 20 результат сквозного контроля составного тракта от входа передатчика 9 передающего полукомплекта последующей подсистемы до выхода приемника 12 приемного полукомплекта данной подсистемы.

По окончании интервала времени Т контроля на первом из выходов счетчика 28 формируется логический О, на втором - логическая 1, причем на первом из выходов второго дешифратора 35 формируется логический О, на втором - логическая 1. При этом через элемент ИЛИ 48 отключается коммутатор 11 и по переключению 1 - 0 на первом выходе дешифратора 35 в регистр 31 осуществляется запись указанных выше сигналов сквозного контроля, причем число ячеек регистра 31, так же, как и регистра 30, соответствует числу запоминаемых сигналов сквозного контроля. Таким образом, в регистрах 30 и 31 одновременно содержится информация о результатах сквозного контроля каналов в целом и их участков соответственно до и после включения коммутатора 11. С второго выхода дешифратора 35 логическая 1 поступает на вход RS-триггера 36, на выходе которого формируется логическая 1, разрешающая прохождение на первый вход (вход синхронизации) регистра 32 через элемент И 40 сигнала с выхода делителя 27 частоты.

Таким образом, через интервал времени Т, после восстановления синхронизма в данной подсистеме после отключения коммутатрра 11 и при наличии логической 1 на выходе элемента ИЛИ 49 (первый вход дешифратора 34), т.е. при сохранении отказа в подсистеме, на одном из выходов дешифратоpa 34 формируется логическая 1 (результат дешифрации места отказа), которая записывается в регистр 32. Одновременно осуществляется перек -точение сетчика 28 и, соответственно, посылок 1 на втором выходе дешифратора 35 (на первом его выходе сохраняется логический О). Таким образом, дешифрация отказавшего блока Чблоков) в дешифраторе 34 осуществляется по кодам, записанным в регистрах 30 и 31, при наличии на первом входе дешифратора 34 логической с выхода элемента ИЛИ 49, т.е. при сохранении отказа в данной подсистеме после включения и отключения элемента 11,

Дешифрация осуществляется в соответствии с табл.2 состояний.

Например, если в регистре 30 записана логическая 1 в ячейке, соответствующей состоянию выхода приемника 19 допускового контроля первого канала, и логические О - в других ячейках, а в регистре 31 -. во всех ячейках логические О, то это означает, что неисправность возникла в кодере 4 первого канала. Если в регистре 30 записана логическая 1, например, с выхода приемника 19 допускового контроля первого канала, логическая 1 с выхода элемента ИЛИ 23 и логические О в других ячейках, а в регистре 31 записаны такие же потенциалы, то это означает, что неисправность возникла в блоке 15 разделения каналов либо в синхрогенераторе 16 и т.д. I

Параллельная кодовая комбинация с выхода регистра 32 поступает на вход блока 25 индикации, где осуществляется индикация неисправных блоков. Одновременно логическая 1 с выхода регистра 32 через элемент ИЛИ 45 поступает на вход элемента И 38, а также на вход D-триггера 37 (через элемент ИЛИ 46), устанавливая его,и далее, RS-триггер 36 и счетчик 28 в исходное состояние и запрещая их работу. Индикация производится до тех пор, пока сохраняется неудовлетворительный результат сквозного контроля каналов данной подсистемы, т.е . логическая 1 на выходе элемента ИЛИ 49,

При восстановлении работоспособности-подсистемы возврат блока 24 ло10

f5

0

5

0

5

0

5

0

5

кализации неисправностей в исходное состояние происходит следующим образом. После замены неисправного блока (блоков) с приемников 19 сигналов допускового контроля на первый вход блока 24 локализации неисправностей поступают цифровые сигналы с уровнем логического О. На выходе элемента ИЛИ 49 формируется логический О, который поступает на вход счетчика 29 импульсов через инвертор 51, элемент И 38 и инвертор 52. Таким образом, разрешается работа счетчика 29 импульсов. Через К периодов импульсной последовательности (где К задает интервал времени, необходимый для проверки устойчивости восстановления работоспособности подсистемы), поступающей с выхода делителя 27 частоты на вход счетчика 29, па его выходе формируется логическая 1, которая поступает на вход регистра 32, устанавливая нулевую двоичную комбинацию на его выходе. На выходе элемента ИЛИ 45 формируется логический О, который поступает на вход инвертора 52 через элемент И 38. На выходе инвертора 52 формируется логическая 1, которая поступает на вход счетчика 29, устанавливая его в исходное положение и запрещая работу. Таким образом, блок 24 локализации неисправностей возвращается в исходное состояние.

При поступлении логической 1 на второй вход блока 24 локализации неисправностей она инвертируется в логический О в инверторе 54 и поступает на входы элементов И 40, И 42, И 43. Таким образом, запрещается формирование логической 1 на третьем выходе блока 24 локализации неисправностей, а также поступление сигнала с выхода делителя 27 частоты на вход счетчика 28 и на вход регистра 32. Следовательно, до тех пор, ПОКА на второй вход блока 24 локализации неисправностей подана логическая 1, запрещается локализация неисправностей в данном полукомплекте. Это необходимо, чтобы запретить одновременную локализацию неисправностей в соседних полукомплектах. После локализации неисправностей, но до их устранения на выходе элемента ИЛИ 45, формируется логическая

поступающая на вход

элемента И 39. В этом случае при

поступлении логической 1 на третий вход блока 24 локализации неисправностей и, соответственно, на первый вход элемента И 39, на выходе элемента И 39 формируется логическая 1, поступающая на третий вход блока 24 локализации неисправностей через элемент ИЛИ 47 и элемент И 43 (при логическом О на втором входе блока 24 локализации неисправностей), а также на первый выход блока 24 локализации неисправностей через элемент ИЛИ 48, обеспечивая включе10

воздействия наводки или помех возм но переключение только D-триггера остальные элементы с памятью наход ся в устойчивом состоянии,.

При переключении D-триггера 37 его выходе формируется логическая 1, которая поступает на вход рег стра 33 сдвига, который использует как элемент задержки. На его вход синхронизации поступает последовательность импульсов с выхода синхр генератора 56. Через определенный промежуток времени на выходе регис

ние коммутатора 11. Одновременно ло- 15 ра 33 формируется логическая 1,

гическая 1 с выхода элемента И 39 подается на управляющий вход элемента ЗАПРЕТ 55, запрещая прохождение логического О с выхода элемента ИЛИ 49 на вход счетчика 29 и далее установку нулевой комбинации в регистре 32 я прекращение индикации отказавшего блока в индикаторе 25. Логический О может возникнуть на выходе элемента ИЛИ 49 вследствие включения коммутатора 11 и образования,, например, составного канала между последующей и предыдущей подсистемами через коммутатор 11 данной неработоспос обной подсистемы, с целью локализации неисправностей в предыдущей (i-1)-u подсистемеi

дПосле отключения указанного составного канала (окончание локализации неисправностей в (1-1)-й подсистеме по сигналу от (1+1)-й подсистемы) восстанавливается логическая 1 на выходе первого элемента ИЛИ 49, блока, 24 данной, i-й, неработо- спо собной подсистемы. На выходе D- триггера 37 логическая 1 в этом случае не формируется, поскольку работа D-триггера 37 запрещена ло20

25

30

35

40

поступающая на вход элемента И 41 Так как переключение D-триггера 37 произошло в результате внешнего во действия, в момент формирования на его выходе логической 1 в регист 30 запишется нулевая двоичная комб нация с выходов приемников 19 допу скового контроля. Эта комбинация через элемент ИЛИ 44 поступает на вход инвертора 53. На выход инверт ра 53 формируется логическая 1, которая через элемент И 41 и элеме ИЛИ 46 поступает на вход D-триггер 37, устанавливая сигнал на его вы- в состояние логического О.

Таким образом, блок 24 локализа ции неисправностей возвращается в исходное положение. Регистр 33 сдв га необходим для исключения эффекта так называемых состязаний.

На выходе элемента ИЛИ 57 при наличии логической 1 на выходах D-триггера 37 или элемента .ИЛИ 45 формируется логическая 1. Таким

разом, логическая .

it, it

на выходе эл

мента ИЛИ 57 формируется с момента обнаружения неисправностей в систе ме и вплоть до устранения неисправ ности. Сигнал (логическая 1) с

гическо й 1

выхода

мента ИЛИ 57 формируется с момента обнаружения неисправностей в системе и вплоть до устранения неисправности. Сигнал (логическая 1) с

поступающей с элемента ИЛИ 45 через элемент ИЛИ 46. «с выхода элемента ИЛИ 57 (с пятого

Логическая 1 на четвертом выходе выхода блока 24) поступает на управблока 24 локализации неисправностей формируется D-триггером 37 на интервале времени от возникновения отказа в данной подсистеме до окончания поиска неисправности.

Так как блок 24 локализации неисправностей в основном находится в f статическом состоянии (работает только при возникновении отказов, что является достаточно редким событием), то в нем предусмотрена дополнитель- ная защита от наводок и помех во вре мя нормальной работы. В результате

50

55

ляющие входы вторых коммутаторов 26 для осуществления автоматического резервирования данной подсистемы.

Формула изобретения

Система передачи и приема цифровой информации, содержащая в каждом передающем полукомплекте блок уплотнения каналов, первый и в.торой син- хрогенераторы, передающие каналы, содержащие передатчик, выход которого соединен с входом кодера, к уп

воздействия наводки или помех возможно переключение только D-триггера 37, остальные элементы с памятью находятся в устойчивом состоянии,.

При переключении D-триггера 37 на его выходе формируется логическая 1, которая поступает на вход регистра 33 сдвига, который используется как элемент задержки. На его вход синхронизации поступает последовательность импульсов с выхода синхро- генератора 56. Через определенный промежуток времени на выходе регистра 33 формируется логическая 1,

поступающая на вход элемента И 41„ Так как переключение D-триггера 37 произошло в результате внешнего воздействия, в момент формирования на его выходе логической 1 в регистр 30 запишется нулевая двоичная комбинация с выходов приемников 19 допу- скового контроля. Эта комбинация через элемент ИЛИ 44 поступает на вход инвертора 53. На выход инвертора 53 формируется логическая 1, которая через элемент И 41 и элемент ИЛИ 46 поступает на вход D-триггера 37, устанавливая сигнал на его вы- в состояние логического О.

Таким образом, блок 24 локализации неисправностей возвращается в исходное положение. Регистр 33 сдвига необходим для исключения эффекта так называемых состязаний.

На выходе элемента ИЛИ 57 при наличии логической 1 на выходах D-триггера 37 или элемента .ИЛИ 45 формируется логическая 1. Таким об

разом, логическая .

it, it

на выходе элемента ИЛИ 57 формируется с момента обнаружения неисправностей в системе и вплоть до устранения неисправности. Сигнал (логическая 1) с

выхода элемента ИЛИ 57 (с пятого

ляющие входы вторых коммутаторов 26 для осуществления автоматического резервирования данной подсистемы.

Формула изобретения

Система передачи и приема цифровой информации, содержащая в каждом передающем полукомплекте блок уплотнения каналов, первый и в.торой син- хрогенераторы, передающие каналы, содержащие передатчик, выход которого соединен с входом кодера, к управляющему входу которого подключен соответствующий выход первого синхр генератора, выход второго синхроге- нератора соединен с первым входом блока уплотнения каналов, входы передатчиков передающих каналов являются входами системы, в каждом приемном полукомплекте первый коммутатор, первый вход которого является входом приемного полукомплекта, выход первого коммутатора соединен с входом приемника, первый выход которого через синхроселектор подключен к входу первого синхрогенератора, выходы второго синхрогенератора соединены с управляющими входами блока разделения каналов, приемные каналы, каждый из которых содержит декодер, выход которого соединен с входом приемника, блок индикации, блок локализации неисправности,содержащий синхрогенератор, выход которого подключен к первому входу первого регистра и через делитель час- тоты к первым входам первого и второго элементов И и первого счетчика, выход которого подключен к первому входу второго регистра, выход первого элемента ИЛИ соединен с пер- выми входами первого дешифратора, D-триггера и через первый инвертор с первым входом третьего элемента И, выход которого подключен к входу второго инвертора, выход четвертого элемента И соединен с первыми входами второго и третьего элементов ИЛИ, выход последнего из которых подключен к первому входу пятого элемента И, выход третьего инвер- тора соединен с вторыми входами пятого, первого и второго элементов И, выход последнего из которых подключен к второму входу второго регистра, выходы которого соедине- ны с входами четвертого элемента ИЛИ, выход которого подключен к второму входу третьего элемента И, и к первому входу пятого элемента ИЛИ, выход которого соединен с вторым входом D-триггера, выход которого подключен к второму входу третьего элемента ИЛИ, к первому входу третьего регистра и к второму входу первого регистра и через четвертый инвертор к первым входам RS-триг- гера и второго счетчика, первый и второй выходы которого соединены со- 1 ответственно с первым и вторым входа

JQ 15 20 25 30 дд 5 5

35

5

ми второго дешифратора, первый выход которого подключен к второму входу второго элемента ИЛИ, второй выход второго дешифратора соединен с вторым входом RS-триггера, выход которого соединен с третьим входом второго элемента И, входы первого элемента ИЛИ и первые входы третьего регистра объединены, первые выходы последнего подключены к вторым входам первого дешифратора и к входам шестого элемента ИЛИ, выход которого через пятый инвертор соединен с первым входом шестого элемента И, выход которого подключен к второму входу пятого элемента ИЛИ, выход первого регистра соединен с вторым входом шестого элемента И, выход первого элемента И подключен к второму входу второго счетчика, седьмой элеьент ИЛИ, первые выходы приемников приемных каналов соединены с входами первого элемента ИЛИ блока локализации неисправности,выход второго элемента ИЛИ блока локализации неисправности подключен к второму входу первого коммутатора, выход пятого элемента И блока локализации неисправностей каждого приемного полукомплекта соединен с первым входом четвертого элемента И блока локализации неисправностей последующего приемного полукомплекта, выход D-триггера блока локализации неисправностей каждого приемного полукомплекта подключен к входу третьего швертора блока локализации неисправностей предыдущего приемного полукомплекта, выходы второго регистра блока локализации неисправностей соединены с первыми входами блока индикации, выход первого коммутатора каждого приемного полукомплекта подключен к третьему входу коммутатора предыдущего приемного полукомплекта, отличающаяся тем, что, с целью упрощения и повышения надежности, в систему введены на каждом передающем полукомплекте в передающий канал формирователь контрольного разряда, первый выход кодера соединен с входом формирователя контрольного разряда, первый и второй выходы кодера передающего канала подключены соответственно к вторым и третьим входам блока уплотнения каналов, выход формирователя контрольного разряда передающего канала соединен с соответствующим четвертым входом блока уплотнения каналов, выходы которого подключены к входам передатчика, выход которого является выходом

передающего полукомплекта, второй выход кодера первого передающего канала соединен с входом второго син- хрогенератора, на каждом приемном полукомплекте введены группа комму- таторов, элемент ИЛИ, счетчик, в каждый приемный канал введен формирователь контрольного разряда, первый и второй выходы блока разделения каналов подключены соответст- венно к первым и вторым входам декодера и формирователя контрольного разряда, третий выход блока разделения каналов соединен с третьим входом формирователя контрольного разряда, выход которого подключен к соответствующему входу элемента ИЛИ, второй выход приемника приемного канала соединен с первым входом соответствующего коммутатора труп- пы, первые выходы которых являются выходами приемного полукомплекта, первый выход приемника подключен к информационному входу блока разделения каналов, выход первого синхро- генератора соединен с тактовым входом -блока разделения каналов и с входом второго синхрогенератора, в блок локализации неисправности введены четвертый регистр, элемент ЗАПРЕТ, вторые выходы третьего регистра подключены к третьим входам первого дешифратора, выходы которого соединены с третьими входами второго регистра, первый выход второго дешифратора подключен к первому входу четвертого регистра, выходы которого соединены с четвертыми входами первого дешифратора, выход второго инвертора подключен к перво му входу элемента ЗАПРЕТ, выход которого соединен с вторым входом пер вого счетчика,, чыход четвертого элемента И подключен к второму входу

0 5 0 5 0 5

5

элемента ЗАПРЕТ, выход четвертого элемента ИЛИ соединен с первыми входами четвертого элемента И и седьмо го элемента ИЛИ, к второму входу которого подключен выход D-триггера, первые выходы приемников соединены с первыми входами четвертого регистра блока локализации неисправности, второй выход приемника через счетчик соединен с вторыми входами третьего и четвертого регистров блока локализации неисправностей, выход седьмого элемента ИЛИ которого подключен к вторым входам блока индикации и коммутаторов группы, первые выходы которых являются выходами приемного полукомплекта, выход элемента ИЛИ соединен с третьими входами третьего и четвертого регистров блока локализации неисправностей, выход D-триггера блока локализации неисправностей каждого приемного полукомплекта подключен к входу третьего инвертора блока локализации неисправностей предыдущего приемного полукомплекта, выход пятого элемента И блока локализации неисправностей каждого приемного полукомплекта соединен с вторым входом четвертого элемента И блока локализации неисправностей последующего приемного полукомплекта, второй выход каждого коммутатора группы каждого приемного полукомплекта подключен к третьему входу соответствующего коммутатора группы предыдущего приемного полукомплекта.

Таблица 1

Выходы неисправного блока

1(1)

1(2)

Входы

со

U)

KN)

KN+1) 1(N+2) 2(1)

2(2)

)

2(N+1) 2(N+2)

ut л чэ u &

(in)-

aoitusfiem

«/ ло&ис/лена

о,о

Cr1--9.

t

яяттт

4

u

Т

tb

Q

n

f

fl

f

U

fcH

Ul

л

Ln

О U)

о

Л Л/I

rv t

SAA/

Л

v

I

I

J 1ша. И

(i-l)--j подсистем :

О/г fwxaM i,

tltl).nltfJJftlffltl.

фиг.4

К $лоы M i fj- и

К блоку 21 (i-l)- и mdcuct. fg

и юдсистфы

К элементу ПАИ 23