Устройство аналого-цифрового преобразования Советский патент 1990 года по МПК H03M1/10 

1

(61) 1398093

(21)4296515/24-24

(22)19,08.87

(46) 23.04.90. Бюл. № 15

(72) А.А.Солодимов, Г,А«Солодимова

и Ю.В.Полубабкин

(53)681.325(088.8)

(56)Авторское свидетельство СССР № 1398093, кл. Н 03 К 1/10, 1986.

(54)УСТРОЙСТВО АНАЛОГО-ЦИФРОВОГО ПРЕОБРАЗОВАНИЯ

(57)Изобретение относится к электроизмерительной технике, в частности

к устройствам преобразования аналоговой информации в цифровую, может

бь г использовало для построения бмсчродействующиу аналого-цифровых преобразоватепе. повьшзенной точности и является усовершенсгвованчем уст™ ройства по авт св. f 1398093 Цель изобретения - упрощение устройства за счет сокращения объема памяти по™ стоянного и оперативного запоминаю щих устройств, Новым в устройстве является введение в известное устройство дополнительных блоков i one™ ративного и постоянного запоминающих устройств, цифрового сумматора и цифроаналогового преобразователя, 3 з.п. ф-лы, 3 ил., 2 табл

Изобретение относится к электроизмерительной технике, в частности к устройствам преобразования аналоговой информации в цифровую, может быть использовано для построения быстродействующих аналого-цифровых преобразователей повышенной точности и является усовершенствованием устройства по а.с. N 1398093. Цель изобретения - упрощение устройства за счет сокращения объема памяти постоянного и оперативного запоминающих устройств. Новым в устройстве является введение в известное устройство дополнительных блоков: оперативного и постоянного запоминающих устройств, цифрового сумматора и цифроаналогового преобразователя. 3 з.п. ф-лы, 3 ил. 2 табл.

Изобретение относится к электроизмерительной технике, в частности к устройствам преобразования аналоговой информации в цифровую, может быть использовано для работы в цифровых измерительных системах, системах радиолокации, цифровых осцило- графах и т.д. и является усовершенствованием устройства по авт. ев. № 1398093,

Цель изобретения - упрощение устройства за счет сокращения объема памяти постоянного и оперативного запоминающих устройств.

На фиг,1 представлена схема устройства; на фиг.2 - формирователь образцовых сигналов и блок управления; на фиг.З - схемы основного и дополнительного цифроаналоговых пре образователей.

Устройство содержит аналого-цифровой преобразователь старших разрядов 1 (АЦП), регистр 2 памяти, арифметико-логическое устройство 3, выходной N-раэрядный регистр 4, элемент 5 задержки, усилитель 6 разности, аналого-цифровой преобразователь младших разрядов 7 (АЦП), цифроана™ лотовый преобразователь 8 (ЦАП), постоянное запоминающее устройство 9 (ПЗУ), блок 10 управления, цифоовой сумматор 11, оперативное запоминающее устройство 12 (ОЗУ) переключатель 13, элемент ИЛИ 14, формирователь 15 образцовых сигналов и дополнительные узлы: ПЗУ 16, ОЗУ 17, цифровой сумматор 18 и ЦАП 198

цифровой сумматор 11 состоит из двух последовательно соединенных циф ровых сумматоров 20 и 21, Формирователь образцовых сигналов 15 и блок 10 управления (фиг.2) содержат блок 22 задания режимов, блок 23 синхронизации и источник 24 опорного на-

леев

«и.

ел

01

пряжения. Блок 22 задания режимов содержит первый 25, второй 26, тре- тий 27 и четвертый 28 переключатели. Блок 23 синхронизации выполнен на элементе ИЛИ 29, счетчике 30, эле- менте И 31, триггере 32, генераторе 33 импульсов, дополнительном триггере 34, одновибраторе 35.

Блок 10 управления выполнен на трех элементах 36-38 задержки и пяти формирователях 39-43 импульсов (ФИ) Каждый формирователь импульсов состоит из двух элементов И 44 и 45 и элемента 46 задержки.

Устройство работает следующим образом.

Пусть число разрядов всего устройства, включая и знаковый разряд, равно Ы 11, число разрядов АЦП старших разрядов единица: п 4, АЦП младших разрядов: N-n+m 8 (где га 1 - число разрядов коррекции), диапазон входного сигнала Ux -1,024В- +1,024В, В качестве узла 8 используется низкоточный быстродействующий интегральный ЦАП, Инструментальная погрешность такого ЦАП значительно превышает (в несколько раз) требования, предъявляемые к узлу 8 в составе устройства АЦ-преобразования.

Допустим, что значения разрядных уровней ЦАП 8 с учетом их инструментальных погрешностей равны UK, 128 - 9 119 мВ; иК2 256- 10 246 мВ; U«5 512-28 484 мВ; Uk4 -1024 +48 -976 мВ, значения всех остальных уровней ЦАП 8 определяются линейной комбинацией разрядных уровней (для упрощения примем также смещение нуля усилителя 6 разности равным нулю).

Как известно из теории погрешностей, погрешность любого измерител ного преобразователя можно разделить на три составляющие: аддитивную (погрешность нуля), мультипликативную (погрешность масштаба) и погрешность нелинейности. Для рассматриваемого примера мультипликативная составляющая погрешности ЦАП 8 составляет +48 мВ (погрешность в крайней точке шкалы ЦАП 8 Uk4 -1024). В случае ее исключения можно получить следующие значения разрядных уровней ЦАП

8: и

Ч

-1024 мВ; VK:

508 мВ; Uk2

258 мВ; UK, 125 мВ. Оставшиеся значения погрешностей составляют

0

5

0

5

0

35

40

45

50

55

погрешность нелинейности ЦАП 8, в дальнейшем будет считать, что погрешность нуля входит в погрешность нелинейности. Из приведенного примера видно, что мультипликативная погрешность вносит наибольший вес в суммарную погрешность ЦАП 8, Следовательно, разделение операций коррекции мультипликативной погрешности и погрешности нелинейности позволит существенно сократить аппаратурные затраты цепей коррекции устройства

С учетом сказанного на этапе изготовления и настройки устройства при нормальных условиях экспериментально определяются инструментальные погрешности ЦАП 8, присущие каждому выходному уровню, в том числе и выходному уровню крайней точки шкалы ЦАП 8„

На этапе изготовления и настройки АЦП в ОЗУ 12 и ОЗУ 17 записаны нулевые коды, В ПЗУ 16 записывается в цифровой форме с учетом знака мультипликативная погрешность ЦАП 8, что для рассматриваемого примера составляет -110000 аналоговый эквивалент погрешности 48 мВ, далее код ПЗУ поступает на входы ЦАП 19, который преобразует код мультипликативной погрешности в аналоговый сигнал, изменяющий масштаб ЦАП 8, Это позволяет записать в ПЗУ 16 коды только погрешности нелинейности. Адресом каждой ячейки ПЗУ 9 является код АЦП с.р, 1, Данные настройки АЦП приведены в табл.1, составленной для положительного входного сигнала Ку .

i

В процессе эксплуатации устройство может работать в двух режимах: в режиме непосредственного преобразования (измерения) ив режиме коррекции погрешностей (контроля), В режиме измерения переключатель 13 устанавливается в положение И, при этом на вход АЦП 1 подается сигнал Ux, Пусть Ux 640 мВ, После строби- рования АЦП 1 формируется код + 101, который с помощью ЦАП 8 преобразуется в компенсирующее напряжение U, очищенное от мультипликативной погрешности и равное Uk (128 - 3) + + (512 - 4) 633 мВ. Разностный сигнал Ux - U к 640 - 633 7 мВ, установившийся на выходе усилителя 6 разности, после стробирования АЦП

51

7преобразуется в код +0000111 (+7 мВ)„ По коду старших разрядов +101 из ячейки ПЗУ 9 с этим адресом производится выборка кода основной погрешности, равного 111 (-7 мВ), который складывается в цифровом сумматоре 11 с кодом АЦП 7: -111 + + 0000111 +0000000, При этом выходной код всего устройства соот- ветствует входному сигналу 640 мВ, тсе. +1010000000,

Однако при .работе устройства в условиях, отличных от нормальных, появляется дополнительная состав ляющая инструментальной погрешности ЦАП 8 и усилителя 6 разности. Коррекция погрешности с помощью ПЗУ 9 и 16 теряет эффективность, т.е. не приводит полной компенсации погреш- ности3 в результата чего значитель но (в несколько раз) возрастает об щая погрешность устройства АЦ-пре- образования.

Следует отметить, что составляю- щие дополнительной погрешности изменяются , как правило, не одинаково Так, дополнительная мультипликатив- ная погрешность вызвана изменением абсолютных значений параметров устройства (в частности, дрейфом источ- ника опорного напряжения) и в не™ сколько раз превышает дополнительную погрешность нелинейности, обусловлен ную изменением относительных значений параметров (например, отношением сопротивлений).

С целью пространственного разделения операций коррекции дополнительных мультипликативной составляющей погрешности и погрешности нелинейности узлов ЦАП 8 и усилителя 6 разности помимо узла ОЗУ 12, служащего для записи кодов дополнительной погрешности нелинейности, в устройство АЦ- преобразования вводится дополнительный узел ОЗУ 17, в котором записывается код дополнительной мультипликативной погрешности. Так, в рамках условий рассмотренного примера можно допустить, что разрядные уровни ЦАП

8llL - UK« при наличии дополнительной погрешности изменились и стали

255 мВ, 008 мВ. Поравны UK, в 123 мВ| UKa 498 мВ, -101 грешность в крайней точке шкалы ЦАП 8 16 мВ - есть мультипликативная погрешность ЦАП 85 после ее исключения разрядные уровни ЦАП 8 принимают

594056

следующие значения: U -1024 мВ; ui. 506 мВ; и 259 мВ; UK, - 125 мВ.

Лультипликативная погрешность

J (.16 мВ) в цифровой форме 10000 записывается в дополнительное 035 17 f a .оставшаяся после выделения мультипликативной погрешности погрешность

10 нелинейности в соответствии с табл.2 записывается в ОЗУ 12,

При преобразовании входного напряжения Uy 640 мВ (режим измерения) получаются соответственно коды:

15 +101 - код АЦП 1 +0001001 - АЦП 7 (соответствует разностному сигналу UK - UK 640 -(125 + 508 - 2) 9 мВ) ; -1 11 - код ПЗУ 9 (тзбл.1); -10 - код ОЗУ 12 (табл.2)t После сложения ко20 дез АЦП 7 с кодами ПЗУ 9 и ОЗУ 12 в цифровом сумматоре 11 попучают код младших разрядов +000100 - i1-10 +0000000, а полный код АЦП при этом равен +1010000000, что соот25 ветствует Uj- 640 мВ.

Определение и запись в ячейки ОЗУ 12 и 17 кодов дополнительной погрешности производится в режиме контроля. В этот режим устройство пере-

30 водится установкой переключателя 13 в положение К„ На вход АЦП 1 с выхода формирователя образцовых сигналов 15 поступают образцовые напряжения, равные значениям идеальных уровней ЦАП 8,

Формирователь 15 устроен таким образом, что после обнуления содержимого ОЗУ 12 и 17 на вход АЦП I вначале поступает образцовое напря-

п жение, равное значению напряжения в крайней точке шкалы ЦАП 8 (например, -1024 мВ), и после разового запуска, поступаемого с формирователя 15 на вход блока 10 управления, на выходе

дс цифрового сумматора 11 формируется код дополнительной мультипликативной погрешности ЦАП 8„ По сигналу с формирователя 15 этот код записывается в ОЗУ 17 и далее поступает на входы

5Q ЦАП 19, где преобразуется в аналоговый сигнал, изменяющий масштаб ЦАП 8, После коррекции дополнительной мультипликативной погрешности формирователь 15 аналогичным образом задает

35

еще 2-1 значений образцовых напряжений (где п - число разрядов АЦП 1), и получаемые каждый раз после запуска АЦП на выходе цифрового сумматора 11 коды записываются в соответствии

с табл.2 в ОЗУ 12. Коды в ОЗУ 12 эквивалентны значениям дополнительной погрешности нелинейности ЦАП 8, Рассмотрим запись кодов дополнительной погрешности в ОЗУ 12 и 17 на примере. Так, в режиме контроля на вход АЦП 1 подается с выхода формирователя 15 образцовое напряжение -1024 мВ, соответствующее нижней крайней точке шкалы ЦАП 8. В условиях влияния дополнительной погрешности, в рамках условий рассмотренного примера, разность (U - UK) на выходе усилителя разности 6 равна Ux - U« -1024 - (1008) -16 мВ. На выходе цифрового сумматора 11 формируется код, равный (табл.1 и 2) сумме кодов АЦП 7 и ПЗУ 9 (в начальный момент операции коррекции коды ОЗУ 12 и ОЗУ 17 равны нулю); -0010000 + 000 +0000010, что эквивалентно дополнительной погрешности, взятой с противоположным знаком, т.е. 2 мВ (табл.2). Инверсию знака погрешности можно произвести при выполнении операции сложения в цифровом сумматоре 11 или при записи непосредственно кода погрешности в ОЗУ 12,

Формирователь образцовых сигналов 15 и блок управления (фиг,2) работают следующим образом,

В исходном состоянии переключатели 25-28 блока 22 задания режимов устанавливаются в положение,показэнное на фиг,2, Перед началом режима контроля переключатель 26 переходит к противоположное положение, при этом прекращается процесс обнуления ОЗУ 12 и 17, и через элемент И 3J. и триггер 32 устанавливается в единичное состояние. Это дублирует сигнал запрета на первом управляющем входе генератора 33 импульсов. Далее, одновременно с переключателем 13 переключается переключатель 25, тем самым обеспечивается обнуление двоичного счетчика 30 и подается сигнал разрешения (логический О) на первый вход элемента ИЛИ 29 и второй управляющий вход генератора 33 импульсов ,

По нулевому коду счетчика 30 источник 24 образцовых напряжений формирует напряжение, соответствую™ щее идеальному значению напряжения в крайней точке шкалы ЦАП 8 (U01 -1024 мВ). После такой подготовки .формирователь 15 готов к работе.

5

0

5

При коррекции дополнительной мультипликативной погрешности нажимается кнопка (переключатель) 28 и запускается триггер 34, Сигнал с прямого входа триггера 34 запускает одновибратор 35, который производит разовый запуск АЦП. Одновременно с запуском одновибратора 35 с прямого выхода триггера 34 поступает сигнал запрета на формирователь 41 импульсов блока 10 управления, а с инверсного выхода триггера 34 - сигнал разрешения на формирователь 43 импульсов. Формирователь 43 выдает сиг нал записи кода дополнительной мультипликативной погрешности (кода АЦП

7в крайней точке шкалы ПАП 8) в ОЗУ 17 и устанавливает триггер 34 в исходное состояние. При этом на вход формирователя 41 подается сигнал разрешения, а на вход формирователя 43 - сигнал запрета. На этом процесс коррекции дополнительной мультипликативной погрешности заканчивается.

При коррекции дополнительной погрешности нелинейности нажимается кнопка (переключатель) 27 и триггер 32 запускает генератор 33 импульсов, который обеспечивает периодический запуск АЦП. В каждом такте коррекции сигналом Конец преобразования с выхода формирователя 41 импульсов через элемент ИЛИ 29 производится запись кодов дополнительной погрешности нелинейности (кода АЦП 7) в ОЗУ 12, а затем изменяется состояние двоичного счетчика 30 на единицу и устанавливается следующее значение образцового уровня, формируемого источником 24 (U0Ј -960 мВ) и т.д. Сигнал переполнения счетчика 30 через элемент 31 переводит триггер 32 в исходное состояние, останавливая 5 тем самым генератор 33 импульсов.

На этом заканчивается процесс коррек ции дополнительной погрешности нелинейности.

При переводе переключателей 13 и 25 положение И АЦП готов к работе в реальных условиях.

При коррекции инструментальных погрешностей АЦП (как основной, так и дополнительной) требуется изменение масштабного коэффициента ЦАП 8,

8предлагаемом устройстве изменение масштабного коэффициента осуществля- ется с помощью дополнительного ЦАП 19, выполненного в виде преобразова-

0

5

0

0

5

теля кода в сопротивление. Взаимодействие основного ЦАП 8 и дополнительного ЦАП 19 поясняется фиг.З, на которой приведены функциональные схемы ЦАП 8 и 19, Последний состоит из набора резисторов,взвешенных по двоичному закону, и цифроуправляемого коммутатора. Выходное сопротивление ЦАП 19 определяется кодом на его цифровых входах, поступающим в данном случае с дополнительного цифрового счетчика 18, При включении ЦАП 19 параллельно резистору г, регулирующему масштабный коэффициент ЦАП 8, можно управлять изменением масштабного коэффициента ЦАП 8, При этом необходимо учесть то обстоятельство, что параллельное соединение постоянного и переменного сопротивлений приводит к нелинейному изменению суммарного сопротивления , С целью ослабления влияния указанной нелинейности на точность регулировки масштабного коэффициента ЦАП 8 необходимо таким образом выполнять ЦАП 19,чтобы наименьшее значение выходного сопро™ тивления в несколько раз превышало значение г. Рассмотрим один из возможных вариантов выполнения ЦАП 19, Предположим, что четырехразрядный ЦАП 19 имеет следующие значения разрядных сопротивлений: 1; 2; 4 и 8 кОм, При изменении входного кода ЦАП 19 от 0001 до 1111 его выходное сопротивление изменяется от 8 до 0,53 кОм, Если выбрать г 55 Ом, то суммарное сопротивление ЦАП 8 и 19 изменяется от 49,8 до 54,6 Ом с шагом 0,3 - 0,4 Ом, Это позволит осуществлять регулировку масштабного коэффициента в пределах +5%,

Дискретный характер регулировки вносит методическую погрешность, а нелинейность регулировки относится к инструментальной погрешности установки заданного масштабного коэффициента Так, для приведенного выше примера сумма методической и инструментальной погрешностей установки заданного масштабного коэффициента составляет ±0,15%, Однако эта погрешность не снижает точность устройства, так как ее можно легко свести к пренебрежимо малой величине с увеличением разрядности ЦАП 19 счетчика ИЛИ 18 (если первый путь по каким либо причинам исключается), скорректировать ее в режиме коррекции основ0

5

0

5

0

5

0

5

0

5

ных и дополнительных погрешностей нелинейности описанным ранее способом.

Таким образом, пространственное и временное разделения операций коррекции мультипликативной погрешности и погрешности нелинейности в устройстве позволяют существенно сократить аппаратурные затраты и повысить точность измерений. Действительно, в известном устройстве целесообразно проводить коррекцию только погрешности нелинейности (смещение нуля относим тоже к погрешности нелинейности). Коррекция мультипликативной погрешности с помощью тех же блоков памяти (в данном случае ПЗУ 9 и ОЗУ 12) приводит к неоправданному росту их объема, что особенно ощутимо при построении многоразрядных АЦП, Например, при построении 16-разрядного АЦП с числом старших разрядов п 8 и диапазоном входного напряжения ±1 В мультипликативная погрешность интегрального 8-разрядного ЦАП может составлять до ilOO мВ. Очевидно, что для кодирования такой погрешности в рамках поставленных условий емкость ПЗУ 9 (или ОЗУ 12) должна быть не менее 28-12 3072 бит. Использование такой памяти требует больших аппаратурных затрат, которые возрастают при применении быстродействующих устройств памяти, что приводит к неоправданному росту потребляемой мощности. Коррекция только погрешности нелинейности в известном устройстве позволяет сократить объем памяти вплоть до выполнения элементов памяти (ПЗУ 9 и ОЗУ 12) на одной микросхеме. Однако отсутствие возможности корректировать мультипликативную погрешность с помощью узлов памяти с малым объемом приводит к резкому снижению точности устройства аналого- цифрового преобразования, что опять же наиболее ощутимо при построении быстродействующих многоразрядных АЦП.

Пространственное и временное разделения операций коррекции мультипликативной погрешности и погрешности нелинейности в предлагаемом устройстве позволяет обеспечить высокую точность преобразования АЦП без существенного роста аппаратурных затрат. Так как коррекция мультипликативной погрешности осуществляется

И1

только в одной точке шкалы ЦАП 8 (на краю диапазона АЦП), то дополнительные узлы памяти ПЗУ 16 и ОЗУ 17 могут быть выполнены всего на одном регистре (для рассмотренногб ранее примера разрядность ПЗУ 16 и ОЗУ 17 должна быть всего 12 разрядов, а объем - 12 бит, для этого достаточно всего по одной ячейки памяти в ОЗУ 17 и ПЗУ 16)о

По сравнению с известным при одинаковых объемах памяти основных ПЗУ и ОЗУ точность в предлагаемом устройстве повышается в 10-12 раз,

Формула изобр етения

1t Устройство аналого-цифрового преобразования по авт. св„ №1398093, отличающееся тем, что, с целью упрощения устройства, в него введены дополнительное постоянное запоминающее устройство и последовательно соединенные дополнительное оперативное запоминающее устройство, цифровой сумматор и цифроаналоговый преобразователь, причем выходы дополнительного цифроаналогового преобразователя подключены к входам регулировки Масштабного коэффициента основного цифроаналогового преобразователя, выходы дополнительного постоянного запоминающего устройства соединены с вторыми входами дополнительного цифрового сумматора, информационные входы дополнительного оперативного запоминающего устройства подключены к соответствующим выходам разрядов основного цифрового сумматора, вход обнуления соединен с вторым выходом формирователя образцовых сигналов, а вход записи подключен к дополнительному выходу блока управления и объединен с первым дополнительным входом формирователя образцовых сигналов, вт-орой дополнительный вход которого является четвертой управляющей шиной, а его первый, второй и третий дополнительные выходы соединены соответственно с дополнительным входом элемента ИЛИ, первым и вторым дополнительными входами блока управления,

2 Устройство по п,1, отличающееся тем, что формирова™ тель образцовых сигналов выполнен на источнике опорного напряжения, первом, втором третьем и четвертом

12

5

0

5

переключателях, элементе ИЛИ, счетчике импульсов, элементе И, первом и втором триггерах, генераторе импульсов и одновибраторе, причем первым, вторым и третьим входами формирователя являются соответственно управляющие входы первого, второго и третьего переключателей, а первым выходом является выход источника опорного напряжения, входы которого соединены с соответствующими информационными выходами счетчика импульсов, вход обнуления которого объединен с первым управляющим входом генератора импульсов, первым входом элемента ИЛИ и подключен к выходу первого переключателя, первый и второй информационные входы которого объединены соответственно с первыми и вторыми информационными входами второго и третьего переключателей и являются соответственно шинами логического нуля и логической единицы, выход второго переключателя соединен с первым входом элемента И и является вторым выходом формирователя, третьим выходом которого является выход элемента ИЛИ, второй вход которого объединен со счетным входом счетчика импульсов и является четвертым входом формирователя, выход переполнения счетчика импульсов соединен с вторым входом элемента И, выход которого подключен к входу установки в 1 первого триггера, прямой выход которого соединен с вторым управляющим входом генератора импульсов, а вход установки в О подключен к выходу третьего переключателя, выход генератора импульсов является четвертым выходом формирователя, вход управления четвертым переключателем является вторым дополнительным входом формирователя, 5 первый и второй информационные входы соединены соответственно с шина- ,Ми логического нуля и логической единицы, вход установки в 3 второго триггера является первым допол 4 нительным входом формирователя, прямой и инверсный выходы являются соответственно вторым и третьим дополнительными выходами формирователя, пер вым дополнительным выходом которого является выход одновибратора, вход которого соединен с прямым выходом второго триггера, вход установки в О которого подключен к выходу четвертого переключателя.

0

5

0

0

5

131

000 -011 +010 -001 -100 -111 -010 -101

00 00 +01 -01 -10 -10 -01 -01

5

14

и дополнительными первым и вторым входами блока являются соответствен но вход первого, управляющий вход четвертого и первый вход пятого формирователей импульсов, второй вход последнего из которых соединен с выходом третьего элемента задержки§

Таблица 1

- 5

-1024

128

256 128+256 384

512

128+512 640 256+512 768 128+256+512 896

Таблица 2

-1024

128

256 128+256 384

512

128+512 640 256+512 768 128+256+512 896

и

/7

+Jf

w

.tjL РЈёули&.с&у.

Uh

2K 11... 1 № I M

Кокмутаггюр

Jto

taHnsatfkttnJ

МЗгОУ

AH&f&go&w суммвтф

r.

Цифр, вход

Сот ЦС9 /в)