Устройство для определения аргумента семейства периодических функций Советский патент 1990 года по МПК G06F17/11 

f ,(х) А-, (ie i,n).

(О

(8)

Изобретение относится к вычислительной технике и может быть использовано для определения аргумента семейства периодических функций по результатам наблюдений. Цель изобретения - повышение быстродействия. Цель достигается тем, что устройство для определения аргумента семейства периодических функций содержит N генераторов 4 тактовых импульсов, где N - число измерений величины периодической функции, с первого по N-й элементы И 5, N счетчиков 6, N блоков 7 формирования задержки, (N+1)-й элемент И 8, триггер 9, элемент И-НЕ 10. 1 з.п. ф-лы, 2 ил.

Учитывая, что функция f; является 50 взаимооднозначной, отображением СО, р; на у, можно найти такое S . 6 С0,р, , что выполняется равенство

f- (S.) -A,

(2)

155

Тогда систему уравнений (2) можно

переписать в виде

f,(x) f ;(S.), (ie Cl,n). (3)

xh m

,Pn+ ,

где с учетом заданной точности представления чисел хп, р1, §( - целые числа.

Решение системы уравнений (8) состоит в определении такого х, что для заданных PJ и S.,(i 1 ,п) все уравнения, входящие в систему, преобразуются в тождества (в общем случае

эта система имеет бесконечное множество решений),

В режиме определения только первого решения из множества на вход 1 начальной установки подается импульс, устанавливающий все счетчики 6, - 6 „ и триггер 9 в состояние О, На вход 3 задания режима работы подается сигнал 1. На выходе элемента И-НЕ 10 появляется разрешающий сигнал логической 1, поступающий на вход элементов И 51 - 5по На вход 2 запуска подается импульс, запускающий генераторы 4t - 4п тактовых импульсов. Каж- дьй генератор 4, - 4 h формирует на своем выходе единичные импульсы, следующие через период Т . p. i . При поступлении данных импульсов на входы

элементов И

5, 5„, на вторых входах 20

25

которых находятся разрешающие импульсы с выхода элемента И-НЕ 10, элементы И 51 - 5 h открываются и пропускаю импульсы с выхода генераторов 4. - 4 тактовых импульсов на вход счетчиков 61 - 6 и блоков 7 формирования задержки. Счетчики 61 - 6„ начинают считать импульсы, поступающие на сченые входы с выходов элементов И 51 - 5„. Блок 7 формирования задержки осуществляет задержку сигнала в зависимости от значения двоичного кода числа S. ( а;д 0 - сигнал проходит без задержки, S ; 1 - задержка на время D , S . 2 - задержка на время 2 и т,До). Таким образом, на выходах блоков 7 задержки формируются единичные импульсы в моменты времени t S. + m{fU.

Очевидно, что решение системы (8) будет найдено, если t- t ... tn, т.е. при наступлении момента синхронизации. Это произойдет в том случае, если импульсы с выходов блоков 7 поступят на входы элемента И 8 одновременно. При этом на выходе 2 готовности результата формируется импульс, свидетельствующий об отыскании решения, а на выходах 1Ц - 11 появляются искомые значения m .. Импульс с выхода элемента И 8 поступает также на вход триггера 9 и устанавливает его в состояние 1м. На выходе элемента И-НЕ 10 появляется сигнал О, закрывающий элементы И 5 л-4 5г,. На этом работа схемы в режиме отыскания первого решения заканчивается.

В режиме отыскания множества решений, на вход 1 начальной установки подается импульс, устанавливающий все счетчики 61 - 6П и триггер 9 в состояние О. На выходе элемента И-НЕ 10 появляется сигнал 1, поступающий на вход элементов И 5., - 5..

м

запуска подается импульс,

ющий генераторы .

. На вход запуска- 4. - 4 тактовых им15

20

0

5

5

0

пульсов. Импульсы с выходов генераторов 4.J - 4 п подаются на входы элементов И 51 - 5П, на вторых входах которых находятся разрешающие импульсы с выхода элемента И-НЕ 10, и поступают на входы счетчиков 61 - 6h и блоков 71 - 7„ формирования задержки. Счетчики Ь1 - 6п подсчитывают количество импульсов, поступающих на их счетные входы. Задержанные блоками 7 формирования задержки последовательности импульсов поступают на входы элемента И 8, При наступлении момента синхронизации (одновременности 5 прихода импульсов со всех выходов блоков 7 задержки) находится решение (т-) системы (8). На выходе элемента И 8 появляется импульс, поступающий на выход 12 готовности результата и на вход триггера 9, устанавливая последний в состояние 1. На его выходе при отсутствии импульса на входе 1 начальной установки появляется сигнал О, который в совокупности с сигналом О с входа 3 формирует сигнал 1 на выходе элемента И 10. Процедура продолжается, на выходах

П1

11П появляются искомые значения m

(в моменты наступления синхронизации) до тех пор, пока на вход 3 задания режима работы поступает сигнал О.

Формула изобретения

71562928

установки в О счетчиков с первого i по n-й и триггера,вход запуска устройства подключен к входам запуска генераторов тактовых импульсов с первого по n-й, выходы которых подключены соответственно к первым входам элементов И с первого по n-й, вход режима устройства подключен к первому входу элемента И-НЕ, выход которого подключен к вторым входам элементов И с первого по n-й, выход i-го элемента И, где i ,.,„,п, подключен к счетному входу i-го счетчика и к

10

8

рования задержки, информационный выход 1-го счетчика подключен к

выходу результата устройства.

I

2, Устройство по п.1, о т л и - чающееся тем, что блок формирования задержки содержит с перво го по m-й элементы задержки, где га - порядок эквивалентной системы уравнений, и мультиплексор, причем управляющие входы блока подключены со ответственно к управляющим входам мультиплексора, выход которого подинформационному входу 1-го блока фор- 15 ключей к выходу блока, информационный вход которого подключен к первому информационному входу мультиплексора и к входу первого элемента задержки, выход j-ro элемента задержки где j 1,..., m-2, подключен к (j + 1)-му информационному входу мультиплексора и к входу (j+l)-ro элеме та задержки, выход (m-l)-ro элемента задержки подключен к m-му информационному входу мультиплексора.

мирования задержки, выход которого подключен к i-му входу (п+1)-го элемента И, выход которого подключен к выходу признака готовности устройства и к входу установки в 1 триггера, выход которого подключен к второму входу элемента И-НЕ, информационные входы i-й группы устройства подключены соответственно к управляющим входам 1-го близка форми

8

рования задержки, информационный выход 1-го счетчика подключен к

выходу результата устройства.

I

2, Устройство по п.1, о т л и - чающееся тем, что блок формирования задержки содержит с первого по m-й элементы задержки, где га - порядок эквивалентной системы уравнений, и мультиплексор, причем управляющие входы блока подключены соответственно к управляющим входам мультиплексора, выход которого подключей к выходу блока, информационный вход которого подключен к первому информационному входу мультиплексора и к входу первого элемента задержки, выход j-ro элемента задержки, где j 1,..., m-2, подключен к (j + + 1)-му информационному входу мультиплексора и к входу (j+l)-ro элемента задержки, выход (m-l)-ro элемента задержки подключен к m-му информационному входу мультиплексора.