Последовательно-параллельный многоканальный интегрирующий преобразователь Советский патент 1990 года по МПК G06G7/19 

Изобретение относится к измерительной технике, в частности к устройствам для определения параметров редкоповторяющихся процессов малой длительности, и может быть использовано при регистрации и контроле интегральных параметров сигналов.

Целью изобретения является повышение точности преобразования за счет увеличения числа информативных параметров и расширения динамического диапазона совместным преобразованием исследуемого и приближающего сигнала

На чертеже приведена структурная схема преобразователя.

Преобразователь содержит первую группу блоков 1-1 - 1-п умножения, интеграторы 2-2 - 2-п, генератор 3 линейно независимых функций, блок 4 синхронизации, вход 5 устройства, коммутаторы 6-1 - 6-п, блоки 7-1 - 7-п выборки-хранения, группу суммате РОИ 8-1 - 8-п, первый 9, второй 10 и т™&тни 11 сумматоры, вторую группу блоков 12-1 - 12-п умножения, блок 1 умножения и внешнюю входную шину 14 информативных параметров.

Математическое обоснование работы устройства заключается в следующем.

В преобразовании относительно прямого преобразователя параллельного типа участвует произведение суммы сигналов: исследуемого x(t) и смещения xc(t), получаемого с инвертирующего выхода первого сумматора 9, на сигнал модулирующий xM(t), которы формируется на выходе второго сумматора 10.

Если в первом цикле преобразования участвует только исследуемый сигнал x(t), при Ј0(t) 1, хсм (t) -O, xMVt) 1, то аппроксимирующий сигнал

п-1

a-t Ј.. (t) по критерию минимума

(t) - Ј., Er(t)dt(1)

о

и из требования обращения в нульчастных производных выражения (1) попараметрам а;, определяется изсистемы уравнений

г I llCx(t) - -Е a;,f.(t) Ј(t),

i.o J , n-1

(2)

или

5

0

V

Ifj {|x(t)Ј.U)dt

n-i

Za J Ј,(t) Ј.(t)dt), ,n-1. J „J

« о Тогда

a J

n-i

Z b. I;

J

4 l

(3)

что позволяет задать веса сумматоров 8-1 - 8-n (b (J ).

Если к началу второго цикла преобразования, во время действия сигнала выборки к блокам 7 выборки-хранения подключаются выходы интеграторов 2 и значения информативных параметров, полученных в первом цикле преоб515

разования, переписываются в блоки 7 выборки-хранения,то

г-

)-Јai( .,(thxw(t)

П- 1

1 + . а)Ч .

(4)

Тогда общий преобразуемый сигнал °

„,JQ полученных во втором цикле преобра:.K(t) x(t) - Г aif Ј,(t)

I 0

+ i1 аи e,(t)

(5)

зопания.

Выделение дополнительных информативных параметров а } при аппрок симации эквивалентно расширению сис- J5 темы функций fF;(t)j. Таким образом, достигается расширение диапазона вхо ного сигнала за счет преобразования пи

и соответственно информативными интегральными параметрами во втором цикле преобразования являются

I2 (t) - Е а;, Ј (t) 1 +

О1-0

+ a Ј;(t)Ј.(t) dt j x(t) 1-0

n-i

L

t-o n-(

Выделение дополнительных информативных параметров а } при аппроксимации эквивалентно расширению сис- J5 темы функций fF;(t)j. Таким образом, достигается расширение диапазона входного сигнала за счет преобразования пи

разности x(t) - a (t) и увелиI г О

20 чение числа информативных параметров,, Преобразователь работает сл едующим образом

Каждый цикл преобразования включает следующую последовательность сигна 0Ј р (t) у (t)clt + (t) - 25 лов на соответствующих выходах блока

(6)

- .а..едС ,,Ј.,(0

синхронизации: снятие сигнала сброса интеграторов, выдачу сигналов синхронизации генератора линейно независимых функций и разрешения интегрирования. F(t) dt30 При этом выполняется преобразование,

которое заканчивается по истечении

времени -С снятием сигнала разрешения

Причем первый член равен нулю, ис- интегрирования. На выходах интеграто- ходя из (2) .ров запоминаются значения информатив1566376

7

6

ч-1

(4)

I-, J x(t) - X а; Ј.(t)- 5 , f,(t) Ј;(L)dt (9)

ICO

Н + Xc«(t)xM(t).E,.(t)dt,

5)

зопания.

Выделение дополнительных информативных параметров а } при аппроксимации эквивалентно расширению сис- J5 темы функций fF;(t)j. Таким образом, достигается расширение диапазона входного сигнала за счет преобразования пи

разности x(t) - a (t) и увелиI г О

20 чение числа информативных параметров,, Преобразователь работает сл едующим образом

Каждый цикл преобразования включает следующую последовательность сигна(6)

Изобретение относится к измерительной технике, в частности к устройствам для определения параметров редкоповторяющихся процессов малой длительности, и может быть использовано при регистрации и контроле интегральных параметров сигналов. Целью изобретения является повышение точности преобразования за счет увеличения числа информативных параметров и расширения динамического диапазона совместным преобразованием исследуемого и приближающего сигналов. Устройство содержит первую группу 1 блоков умножения, интеграторы 2, генератор 3 линейно-независимых функций, блок 4 синхронизации, вход 5 устройства, коммутаторы 6, блоки 7 выборки-хранения, группу сумматоров 8, первый 9, второй 10 и третий 11 сумматоры, вторую группу блоков умножения, блок 13 умножения, внешнюю входную шину 14 информативных параметров. Полученные в первом цикле преобразования информативные параметры с выходов интеграторов 2 в сумматорах 9 и 10 формируют сигналы соответственно смещения и модулирующий: X_см (T)=-ΣA_I1ε_I(T)

X_M(T)=1+ΣA_I1ε_I(T). Во втором цикле выполняется преобразование сигнала [X(T) - X_см(T)]^.X_м(T), и дополнительные информативные параметры позволяют получить значения весовых коэффициентов {ε_I(T)} системы приближающих функций из условия минимума выражения {X(T)-ΣA_I1ε_I(T)-[ΣA_I1ε_I(T)][ΣA_I2ε_I(T)]}²DT. 1 ил.

Заметим, что минимум выражения

35

J{x(t) - t a(, Ј.(t) - tSa;iE,(t)Z a,lЈ(t)J dt

(7)

45

разрешения выборки, что обеспечивает запоминание значений информативных параметров в устройствах выборки и хранения. По окончании сигнала разреше- 4Q ния выборки снова устанавливается

сигнал сброса интеграторов, подготав- ливаклций их к следующему циклу преобразования .

Если используется простейший режим, соответствующий алгоритмическому описанию, то входы информативных параметров при подаче нулевых значений сигналов являются входами начальной установки, преобразование выполняется только сигнала x(t) . Если заранее прогнозируется форма исследуемого сигнала, то априорная информация позволяет вычесть из сигнала x(t) сигнал xCM(t) и промодулировать разность сигналом XM(t),которые предопределяют подачу соответствующих информативных

Левая часть данной системы уравне- параметров на шину 14.

ний образует вектор 1 интегральных Возможен также следящий режим, ког- параметровда начальная установка не выполняетиз условия обращения в нуль частных проиэводньк по параметрам a;tj достигается при

Л

(t) - Z а;, Ј,(t)Jx

о

П-1

( Е;(О Ј;(t) dt

1 «О

(8)

50

n-t

Z f-.o

((t)Ei(t) dtj.i 0, n-1.

ных параметров. Затем выдается сигнал

разрешения выборки, что обеспечивает запоминание значений информативных параметров в устройствах выборки и хранения. По окончании сигнала разреше- ния выборки снова устанавливается

(7)

45

(8)

50

15Ь6376

Ij в k-м цикле связаны только с параметрами I , , полученными в предыдущем цикле о

Формула изобретения Последовательно-параллельный многоканальный интегрирующий преобразователь, содержащий блок синхронизации, вход запуска которого соединен с информационным входом устройства, а первый выход соединен с входом генератора линейно независимых функций, выходы которого подключены к первым входам соответствующих п блоков умножения первой группы (где п 1, 2,...) вторые входы которых объединены между собой, а выходы п блоков умножения первой группы соединены с информационными входами соотцетст- вующих п интеграторов, выходы которых являются выходами устройства, отличающийся тем, что, с целью повышения точности преобразования за счет увеличения числа информативных параметров и расширения динамического диапазона совместным преобразованием исследуемого и приближающего сигналов, в него введены п коммутаторов, п блоков выборки-хранения, группа из п сумматоров, вторая группа из п блоков умножения, первый, второй и третий сумматоры и блок умножения, причем выходы п ин10

15

20

25

30

дания информативных параметров устройства, а выходы п коммутаторов сое динены с информационными входами соответствующих п блоков выборки-хранения, выход 1-го (где ,2 ,. .. ,i, блока выборки-хранения подключен к i-му входу каждого из п сумматоров группы, выходы которых соединены с первыми входами соответствующих п блоков умножения второй группы, вторые входы которых подключены к соответствующим выходам генератора линейно независимых функций, а выходы п блоков умножения второй группы соединены с соответствующими п входа ми первого сумматора и с соответствующими п входами второго сумматора (п+1)-й вход которого подключен к первому выходу генератора линейно независимых функций, инвертирующий выход первого сумматора соединен с первым входом третьего сумматора,вто рой вход которого подключен к информационному входу устройства,выход третьего сумматора соединен с первым входом блока умножения, второй вход которого подключен к выходу второго сумматора, а выход блока умножения соединен с вторыми входами п блоков умножения первой группы, второй, третий, четвертый и пятый вы ходы блока синхронизации подключены соответственно к входам разрешения интегрирования п интеграторов, к

теграторов подключены к первым инфор-35 |входам сброса п интеграторов, к мационным входам соответствующих п управляющим входам п коммутаторов и коммутаторов, вторые информационные к входам выборки п блоков выборки- входы которых подключены к входу за- хранения.

5

0

5

0

8

дания информативных параметров устройства, а выходы п коммутаторов соединены с информационными входами соответствующих п блоков выборки-хранения, выход 1-го (где ,2 ,. .. ,i, блока выборки-хранения подключен к i-му входу каждого из п сумматоров группы, выходы которых соединены с первыми входами соответствующих п блоков умножения второй группы, вторые входы которых подключены к соответствующим выходам генератора линейно независимых функций, а выходы п блоков умножения второй группы соединены с соответствующими п входами первого сумматора и с соответствующими п входами второго сумматора, (п+1)-й вход которого подключен к первому выходу генератора линейно независимых функций, инвертирующий выход первого сумматора соединен с первым входом третьего сумматора,второй вход которого подключен к информационному входу устройства,выход третьего сумматора соединен с первым входом блока умножения, второй вход которого подключен к выходу второго сумматора, а выход блока умножения соединен с вторыми входами п блоков умножения первой группы, второй, третий, четвертый и пятый выходы блока синхронизации подключены соответственно к входам разрешения интегрирования п интеграторов, к