Устройство для измерения скорости перемещения Советский патент 1990 года по МПК G01P3/489 

СЛ

J

сл

о со

Изобретение относится к измерительной технике и может найти применение в качестве датчика обратной связи по скорости в прецизионных приводах. Целью изобретения является повышение точности. Наличие в схеме устройства для измерения скорости перемещения многоканального распределителя импульсов 6, многоканального формирователя 7, многовходовой логической схемы 8 и формирователя импульсов стабильной амплитуды 9 позволяет сформировать в каждом периоде выходного сигнала фазовращателя 4 импульс с длительностью, пропорциональной модулю разности периодов питающего и выходного напряжений фазовращателя /коэффициент пропорциональности равен числу каналов/, и полярностью, соответствующей знаку этой разности. На выходе блока осреднения 10 эти импульсы преобразуются в постоянное напряжение, по величине которого и судят о скорости и направлении перемещения подвижной части фазовращателя. 2 з.п. ф-лы, 4 ил.

Фиг.1

Изобретение относится,к измерительной технике и может быть использовано в качестве датчика обратной связи по скорости в прецизионных приводах.

Целью изобретения является повышение точности измерения.

На фиг.1 представлена схема устройства для измерения скорости перемещения; на фиг. 2 - схема одного канала многоканального формирователя опорных импульсов; на фиг.З - схема многовходовой логической схемы; на Јиг.4 - временные диаграммы работы ,адя трехканального варианта устройства о

Устройство для измерения скорости Перемещения (фиг„1) содержит после- овательно соединенные генератор 1 талонной частоты, делитель 2 частоты, блок 3 питания, фазовращатель |4, компаратор 5, многоканальный распределитель 6 импульсов, многоканаль- |ный формирователь 7 опорных импуль- )сов, многовходовую логическую схему IB, формирователь 9 импульсов стабильной амплитуды и блок 10 соединения дополнительный вход формирователя 7 соединен также с выходом генератора 1.

Каждый канал многоканального фор- Нирователя 7 (фигв2) содержит схему 2ШШ 11, двоичный счетчик 12, схему 2И 13 и RS-триггер 14, причем Первый вход схемы 2ИЛИ 11 является информационным входом канала, второй рход соединен с прямым выходом frS-триггера 14 и выходом канала, а Ьыход схемы 2ИЛИ 11 соединен с входо сброса двоичного счетчика 12, счет- йый вход которого является дополнительным входом канала, а первый выхо Соединен с первым входом схемы 2И 13 второй вход которой соединен с инверсным выходом RS-триггера 14, а выход - с установочным входом этого триггера, вход сброса которого соединен с выходом переполнения счетчика 12. i

Многовходовая логическая схема 8 (фиг.З) содержит N-входовую схему И 15, N двухвходовых схем ИЛИ 16 и N-входовую схему И-НЕ 17, где N - число каналов в устройстве.

Устройство работает следующим образом.

Высокочастотные импульсы с генератора 1 поступают через делитель 2 на

0

5

0

5

0

5

0

5

0

5

вход блока 3 питания фазовращателя и на дополнительный вход многоканального формирователя 7 опорных импульсов. Блок 3 вырабатывает питание датчика 4 в виде синусоидальных напряжений с частотой выходного сигнала делителя 2. Компаратор 5 преобразует выходной сигнал фазовращателя 4 и последовательность прямоугольных импульсов, которые блоком 6 распределяются по п каналам формирователя 7. В каждом канале по переднему фронту входных импульсов запускается схема формирования опорных импульсов. Длительность опорных импульсов равна сумме п-1 периодов питающего сигнала фазовращателя 40 С выходов формирователя 7 опорные импульсы поступают на соответствующие входы логической схемы 8. Этот блок вырабатывает последовательность импульсов с частотой выходного сигнала фазовращателя 4 и длительностью, пропорциональной модулю разности п периодов питающего и выходного сигналов фазовращателя 4„ При положительной разности периодов сформированная последовательность импульсов выдается с первого выхода

блока 8 и поступает на прямой вход формирователя 90 Когда эта разность отрицательная, то последовательность импульсов выдается на инверсный вход формирователя 90 Формирователь 9 преобразует входной сигнал а последовательность импульсов с постоянной стабильной амплитудой, с длительностью, равной длительности входных импульсов, и полярностью, соответствующей входу, на который поступает сигнал. Блок 10 выдает среднее значение сформированной блоком 9 последовательности импульсов, которое и принимается в качестве сигнала скорости перемещения.

Б каждом канале блока 7 формирование опорных импульсов может быть выполнено, например, по схеме, представленной на Схема содержит элемент ИЛИ 11 с инверсией, счетчик 12 импульсов, элемент И 13 с инверсией и RS триггер 140

В исходном состоянии счетчик 12 и триггер 14 обнулены. С приходом запускающего импульса U6 снимается запрет со счетчика 12 по входу R и начинается подсчет высокочастотных импульсов, поступающих на вход С. Первый входной импульс своим передним

5 1

фронтом переводи выход О счетчика 12 в единичное состояниес Вследствие этого на выходе элемента И 13 с инверсией появляется нулевой импульс, который устанавливает триггер 14 в единичное состояние. После прихода импульсов, количество которых соответствует требуемой длительности опорного импульса, на выходе Р счетчика 12 появляется отрицательно импульс, сбрасывающий триггер 14 в нулевое состояние. По цепи обратной связи (триггер 14 - элемент ИЛИ 11 с инверсией) обнуляется и счетчик 2 Тем самым схема возвращается в исход нос состояние, Формируемый опорный чмл ьс снимается с прямого выхода триггера 14, Далее цикл повторяется„

Логическая схема 8 построена в соответствии с логическими уравнениями:

У ,, у x2,vOOJI xn, , У, (, - -ха)х(х7 + хэ) х ... х (хп. +

+ хо) х (хи + х,)5

где х - конъюнкция, + дизъюнкция, - - инверсия

Korr;j период выходного сигнала датчика 4 меньше периода его питающих напряжений, то имеет место одновременное перекрытие опорных импульсов, (поступающих на все входы блока 8 (U7-t иг-2 ит-з Для п 3) . Это перекрытие равно удвоенной.разности периодов питающего и выходного сигналов датчика 4. В соответствии с логикой блока ъ каждом периоде выходного сигнала датчика формируется импульс, длительность которого равна перекрытию опорных импульсов. Сформированная последовательность импульсов выдается по первому выходу блока 8 (фиг„4 U3-..

Когда период выходного сигнала датчика 4 оказывается больше периода питающих его напряжений, то вместо перекрытия импульсов возникает промежуток времени между импульсами, пос- тупзючгики на входы блока 8 (фиг ,4). Этот временной интервал равен модулю удвоенной разнести периодов питающего л выходного сигналов датчика 4, Схема блока обеспечивает формирование на его втором выходе (фиг„4 - Ug..) последовательности импульсов с часто15096

топ выхофюго нгнала датчлка 4 и длительностью, равной промежутку време-- ни между указанными опорными импучь- , сами

Формула изобретения

1 о Устройство для измерения ско0 рости перемещения, содержащее генератор эталонной частоты, делитель частоты и последовательно соединенные блок питания, фазовращатель, компаратор, многоканальный распределитель

5 импульсов, многоканальный формирователь опорных импульсов, многовходовую логическую схему и блок осреднения, выход генератора эталонной частоты соединен с дополнительным входом мно0 гоканального формирователя опорных импульсов, отличающееся тем. что, с целью повышения точности измерения, в него введен формирователь импульсов стабильной амплитуды, пер5 вый и второй входы которого соединены соответственно с первым и вторым выходами многовходовой логической схемы, а выход - с входом блока осреднения, при этом выход генератора

JQ эталонной частоты соединен через де- лителЬ частоты с входом блока питания „

20 Устройство по п.1, о т л и- чающееся тем, что каждый из п каналов многоканального формирова-

5 теля опорных импульсов состоит из схемы ИЛИ, двоичного счетчика, схемы И и RS-триггера, причем первый вход схемы ИЛИ является информационным входом канала, второй вход сое0 дннен с прямым выходом RS-триггера и выходом канала, а выход схемы ИЛИ соединен с входом сброса двоичного счетчика, счетный вход которого является дополнительным входом канала, а

5 первый выход соединен с первым входом схемы И, второй вход которой соединен с инверсным выходом КЗ-триггера, а выход - с установочным входом RS-триггера, вход сброса которого

0 соединен с выходом переполнения двоичного счетчикае

За Устройство по п«1, о т л и- ч а ю щ е е с я тем, что многовхо- с довая логическая схема содержит N-входовую схему И, N двухвходовых схем ИЛИ и К-входовую схему И-НЕ, причем входы .п каналов соединены с N входами N-входовой схемы К соответственно, а также каждый i-вход многовходовой логической схемы соединен с первым входом i-й двухвходо- вой схемы ИЛИ, а каждый (1+1)-й вход многовходовой логической схемы - с вторым входом i-й двухвходовой схемы ИЛИ, Ц 1,2,...(N-1)), первый и второй входы двухвходовой схемы ИЛИ соединенны с i N входом и пер

вым входом многовходовой логической схемы соответственно, при этом выходы N двухвходовых схем ИЛИ соединены с входами N-входовой схемы И-НЕ, а первым и вторым выходами многовходовой логической схемы являются выхода N-входовой схемы И и N-входовой схемы И-НЕ соответственно.

фиг. 7.

15

Л

U LJ

Фиг. 4