Импульсный стабилизатор постоянного напряжения Советский патент 1990 года по МПК G05F1/46 

Изобретение относится к электротехнике и может быть использовано в качестве вторичного источника пита- ция, например, в автономных систе- Йах электроснабжения.

Целью изобретения является повы- iiieHHe качества выходного напряжения Путем устранения провалов и выбросов напряжения при коммутации нагруз со скачкообразным изменением тока.

На чертеже изображена схема им- г1ульсчого стабилизатора постоянного Напряжения.

Импульсный стабилизатор постоянного напряжения (ИСПН) содержит Ключевой элемент 1, DLC-фильтр 2, усилитель 3 рассогласования, источник 4 эталонного напряжения, компаратор-модулятор 5, генератор 6 пило- йбразного напряжения, компараторы 7 |й 8 с цепями, состоящими из резисторов и стабилитронов для согласования с последующими логическими элементами схемы, два управляемых источника 9 и 10 напряжения смещения. Блок 11 синхронизации моментов коммутации потребителей с работой ключевого элемента 1 содержит два D- триггера 12 и. 13, два трехвходовых логических элемента И 14 и 15. Схема Синхронизации работы ключевого элемента и транзисторного ключа позволяет компенсировать только ту часть провала напряжения ,--которая вызывается частью тока нагрузки, равной Двойной амплитуде пе ременной составлящей тока дросселя Д1,. Часть тока Нагрузки, превышающая двойную амплитуду дросселя Д1, вызовет провал напряжения на выходе ИСПН. Провал напр жения будет тем больше, чем больше ток нагрузки данного потребителя превосходит по величине Д1.

Блок 11 содержит также элемент ИЛИ 16, элемент 17 управления, два элемента НЕ 18 и 19 два двухвходо

5

0

5

0

5

0

45

0

5

вых логических элемента И 20 и 21, реверсивный 8-разрядный регистр 22 (сдвига. Многоходовый транзисторный ключ 23 для коммутации потребителей энергии состоит из входных вспомогательных транзисторов 24-30, коммутирующих транзисторов 31-37 основного силового ключа 38,балластных резисторов 39-45. К выходной шине ИСПН подключен одним силовым выводом коммутируемый потребитель 46 энергии имеющий скачкообразный характер изменения тока нагрузки. Другим силовым выводом потребитель 46 подключен к коллектору силового транзистора 38. К выходным шинам ИСПН подключен постоянный потребитель 47 энергии, требую- щий высокого качества напряжения питания.

Блок 11 синхронизации моментов коммутации потребителя 46 с моментами замыкания и размыкания ключевого элемента 1 совместно с многовходовым ключом 23 обеспечивает ступенчатое увеличение тока нагрузки потребителя 46 от 0 до номинального тока при подключении потребителя 46 к выходным шинам ИСПН и ступенчатое уменьшение тока нагрузки потребителя 46 при отключении потребителя 46.

Элемент 17 управления предназначен для создания сигналов управления схемой 11 синхронизации на подключение и отключение потребителя 46. По его командам логическая схема переводит транзисторный ключ 23 за несколько тактов работы ИСПН в открытое или закрытое состояние, что соответствует подключению к выходу ИСПН или

отключению от него потребителя 46.

Для обеспечения синхронной работы

ключевого элемента 1 и многовходового транзисторного ключа 23 служат компараторы 7 и 8, имеющие гистере- зисные характеристики, входы которых соединены с выходами генератора 6 пилообразного напряжения и усилителя 3 рассогласования.Сюда жепод- ключены входы компаратора-модулятора 5.

На входе блока 11 синхронизации установлены два D-триггера 12 и 13, которые С-входами соединены с выходами соответственно компараторов 7 и 8. D-входы D-триггеров объединены, соединены с выходом элемента 17 управления, а выходы D-триггеров 12 и 13 соединены с вторыми входами элементов И 14 и 15 соответственно, к первым входам которых подключены выходы компараторов 7 и 8. соответственно, третьи входы соединены с выходом элемента 17 управления, причем элемент И 15 - через элемент НЕ 18. Выходы элементов И 14 и 15 подключены к входам элемента ИЛИ 16, выход которого соединен с С-входом регистра 22 сдвига, вход S, которого соединен с выходом элемента И 20, а вход SO соединен с выходом элемента И 21. Входы D0-D,, Db регистра 22 соединены с общей шиной, а на входы DR и R (инверсный) подан потенциал, соответствующий логической 1. ыход Qo регистра 22 соединен с первым входом элемента И 20, второй вход которого соединен с выходом элемента НЕ 18. Выход Q7 регистра 22 соединен через элемент НЕ 19 с вторым входом элемента И 21, первый вход которого соединен с выходом элемента 17 управления.

Выходы Q0-0t регистра 22 связаны с эмиттерами входных транзисторов 24- 30 соответственно, а выходы Qf-07 связаны с базами транзисторов 24-30 соответственно транзисторного ключа 23. Выход Q7 регистра 22 связан с базой основного силового транзистора 38. Коллекторы входных транзисторов 24-30 связаны с базами силовых транзисторов 31-37 соответственно, эмиттеры которых подключены к общей шине ИСПН, а коллекторы - к балластным резисторам 39-45 соответственно. Другими выводами балластные резисторы 39-45 соединены с коллекторами транзисторов 32-38. Коллектор силового транзистора 38 соединен с силовым выводом потребителя 46, другой вывод которого соединен с выходной шиной ИСПН, а эмиттер транзистора 38 соединен с общей шиной.

ИСПН работает следующим образом.

Ключевой элемент 1 преобразует апряжение питания в последователь0

0

5

ность импульсов, которые поступают на DLC-фильтр 2, формирующий на своем выходе стабилизированное напряжение, которое является напряжением питания потребителей 46 и 47.

Выходное напряжение и напряжение эталонного источника 4 подаются на инвертирующие входы усилителя 3 рассогласования, на выходе которого фор- мируется напряжение ошибки.

При равенстве резисторов, соединяющих инвертирующие входы компаратора-модулятора 5 с выходами усилите- 5 ля 3 рассогласования и генератора 6 пилообразного напряжения, переключения компаратора-модулятора 5 будут происходить в момент, когда сигналы на выходах усилителя рассогласования и генератора 6 равны по амплитуде и имеют разные знаки.

Компаратор-модулятор 5 управляет

состоянием ключевого элемента 1.

Для устранения провалов в выбросов выходного напряжения необходимо, чтобы часть единовременно коммутируемой нагрузки не создавала скачок тока, превышающий размах пульсаций тока дросселя DLC-фильтра 2. При 0 этом увеличение тока нагрузки должно ос ествляться в момент, когда ток дросселя имеет максимальную величину, а уменьшение - в момент, когда ток дросселя минимален. Это - достигается, во-первых, разбиением всей нагрузки на п частей, коммутация каждой из которых не создает изменение тока, превышающего пульсацию тока дросселя DLC-фильтра 2 и, во-вторых, соответствующей синхронизацией моментов переключения.

Для осуществления такой синхронизации компараторы 7 и 8 имеют гисте- резисные характеристики, сдвинутые соответственно относительно нуля вправо или влево. Ширина петли гистерезиса больше размаха выходных пульсаций, но меньше амплитуды выходного напряжения генератора 6 пилообразного напряжения.

Импульсы с выходов компараторов 7 и 8 поступают на С-входы D-триггеров 12 и 13 и на первые входы логических элементов И 14 и 15 соответственно.

В начальном состоянии потребитель 46 отключен, элемент 17 управления находится в положении Отключить нагрузку. На его выходе при

0

5

0

5

10

15

этом имеется потенциал нулевого уровня (логический О).

Логический О с выхода элемента 17 управления поступает на D-вхо,ды триггеров 12 и 13. На выходах триггеров 12 и 13 устанавливаются сигналы: О - на выходе триггера 12, 1 - на выходе триггера 13 (инверс ный выход). На выходе элемента И 14 устанавливается 0; на выходе элемента НЕ 18 . На выходе элемента И 15 имеется последовательность импульсов (с выхода компаратора 8), т.е. на его 2-м и 3-м входах имеются 1. На выходе элемента ИЛИ 16 имеется та же последовательность импульсов, что и на выходе элемента И 15.

22 имена

выходах элементов И 20 и 21 имеется логический О, так как на первые входы элементов И 20 и 21 подаются О, а на вторые входы - 1 соответ-25 ственно. Элемент НЕ 19 инвертирует сигнал на выходе Q7 регистра 22, поэтому на его выходе - 1. На С-вход регистра 22 поступают импульсы с выхода элемента ИЛИ 16, однако он сохраняет свое прежнее состояние Q0 -07 0, так как на его режимных входах 8,5 установлены логиНа выходах регистра ются логические О . В результате

В результате элемент И 21 переводится в состояние 1, а на выходе элемента И 15 устанавливается О.

При этом заканчивается подготовка схемы 11 синхронизации к началу подключения потребителя 46.

Далее последовательность импульсов, снимаемых с выхода компаратора 7 поступает на С-вход реверсивного регистра 22 сдвига, вызывая с каждым импульсом появление сигнала логической 1 на выходах Q0,Q, -Q7. После появления логической 1м на выходе Q 7 по сигналу второго элемента НЕ 19 на входе Sc реверсивного регистра сдвига будет сформирован сигнал логического О, что закрепит дальнейшую работу упомянутого регистра 22.

По сигналу О 0 равному логической 1, насытятся вспомогательной 24 и коммутирующий 31 транзисторы, подклю чая тем самым потребитель 46 через последовательно включенные балластные резисторы 39-45 к выходному выво ДУ.

После появления сигнала логической 1 на выходе Q, насытятся вспомогательный 25 и коммутирующий 32 тран

20

30

35

зисторы, исключая из последовательной цепи балластный резистор 39. Ток потребителя 46 при этом увеличится.

Описанный процесс продолжается до момента появления сигнала логичес кой 1 на выходе Q7, по которому насытится силовой ключ 38, подключая потребитель 46 непосредственно к выходному выводу.

Для отключения потребителя 46 переключатель элемента 17 управления переводится в положение Отключить нагрузку. На выходе элемента 1

ческие О (с выходов И 20 и 21).

Логические О с выходов регистра 22 подаются на эмиттеры транзисторов 24-30 многовходового транзисторного ключа 23, базы транзисторов 24-30, 38 которого соединены с выходами Q fQ 7 регистра 22 соответст- венно. При этом транзисторы 24-30, 38 находятся в состоянии отсечки, так как на их базы и эмиттеры подаются одинаковые потенциалы U О,

соответствующие логическим О. Тран- 45 управления появляется логический О зисторы 31-37 находятся в состоянии отсечки по той же причине. В результате ток нагрузки не протекает через потребитель 46, таким образом он отключен от выхода ИСПН.

Данное состояние схемы являетсяi начальным.

Для подключения потребителя 46 элемент 17 управления переводится в состояние Подключить нагрузку. Логическая 1 поступает на D-входы триггеров 12 и 13, на элементы И 14 и 21, на элемент НЕ 18 и через него на элементы И 15 и 20 поступают О.

50

55

который поступает на D-входы триггеров 12 и 13, на входы элементов И 14 и 21 и элемента НЕ 18. На выходе элемента НЕ 18 появляется 1, которая поступает на входы элементов И 15 и 20. При этом на выходе И 20 появляется 1, так лак на 1-м входе И 20 уже имеется 1. В результате регистр 22 переводится в новый режим (S 1, S0 0 с выходов И 20 и 21) - записи (и последующего сдвига в разряд Q.) логического О в разряд Q7. В разряд Q7 в этом режиме запишется О, так как на входе Dfc

10

15

255715618

В результате элемент И 21 переводится в состояние 1, а на выходе элемента И 15 устанавливается О.

При этом заканчивается подготовка схемы 11 синхронизации к началу подключения потребителя 46.

Далее последовательность импульсов, снимаемых с выхода компаратора 7 поступает на С-вход реверсивного регистра 22 сдвига, вызывая с каждым импульсом появление сигнала логической 1 на выходах Q0,Q, -Q7. После появления логической 1м на выходе Q 7 по сигналу второго элемента НЕ 19 на входе Sc реверсивного регистра сдвига будет сформирован сигнал логического О, что закрепит дальнейшую работу упомянутого регистра 22.

По сигналу О 0 равному логической 1, насытятся вспомогательной 24 и коммутирующий 31 транзисторы, подключая тем самым потребитель 46 через последовательно включенные балластные резисторы 39-45 к выходному выво4- ДУ.

После появления сигнала логической 1 на выходе Q, насытятся вспомогательный 25 и коммутирующий 32 тран20

30

зисторы, исключая из последовательной цепи балластный резистор 39. Ток потребителя 46 при этом увеличится.

Описанный процесс продолжается до момента появления сигнала логической 1 на выходе Q7, по которому насытится силовой ключ 38, подключая потребитель 46 непосредственно к выходному выводу.

Для отключения потребителя 46 переключатель элемента 17 управления переводится в положение Отключить нагрузку. На выходе элемента 17

управления появляется логический О

управления появляется логический О

который поступает на D-входы триггеров 12 и 13, на входы элементов И 14 и 21 и элемента НЕ 18. На выходе элемента НЕ 18 появляется 1, которая поступает на входы элементов И 15 и 20. При этом на выходе И 20 появляется 1, так лак на 1-м входе И 20 уже имеется 1. В результате регистр 22 переводится в новый режим (S 1, S0 0 с выходов И 20 и 21) - записи (и последующего сдвига в разряд Q.) логического О в разряд Q7. В разряд Q7 в этом режиме запишется О, так как на входе Dfc

имеется О, а запись в разряд Q7 идет со входа D .

Далее последовательность импульсов с выхода компаратора 8 последовательно запишет сигнал логического О на выходы Q7Q6 -Q8 регистра 22. После появления логического О на выходе регистра 22 на его входах S 0 и S , будут сформированы сигналы

логического О. Далее по сигналам компаратора 8 по мере перезаписи сигнала логического О в младшие разряды регистра 22 ток потребителя будет уменьшаться до его полного отключения При этом, так как каждый раз при подключении, так и отключении потрему входу второго элемента И, вторые входы первого и второго элементов И подключены соответственно к прямому и инверсному выходам первого и второго D-триггеров, а их выходы соединены с входами элемента ИЛИ, силовой ключ подключен между общей шиной и выводом для подсоединения |Q дополнительной нагрузки, отличающийся тем, что, с целью повышения качества выходного напряжения путем устранения провалов и выбросов напряжения при коммутации 5 нагрузки со скачкообразным изменени четвертый логические элементы И, второй элемент НЕ, п-разрядный реверсивный регистр сдвига и много- 20 входовой транзисторный ключ, включающий в себя п-1 вспомогательных и п-1 коммутирующих транзисторов и п-1 балластных резисторов, а первый и второй логические элементы И снаб- Импульсный стабилизатор постоянного25 жены третьими входами, причем выбителя 46 изменение суммарного тока нагрузки не будет превышать размах тока дросселя выбросы и провалы выходного напряжения будут отсутствовать . Формула изобретения

156110

му входу второго элемента И, вторые входы первого и второго элементов И подключены соответственно к прямому и инверсному выходам первого и второго D-триггеров, а их выходы соединены с входами элемента ИЛИ, силовой ключ подключен между общей шиной и выводом для подсоединения |Q дополнительной нагрузки, отличающийся тем, что, с целью повышения качества выходного напряжения путем устранения провалов и выбросов напряжения при коммутации 5 нагрузки со скачкообразным изменени

Изобретение относится к источникам вторичного электропитания радиоэлектронной аппаратуры. Цель изобретения - повышение качества выходных напряжений. Ключевой элемент 1, управляемый компаратором-модулятором 5, преобразует входное напряжение в последовательность прямоугольных импульсов, сглаживаемых фильтром 2. Компараторы 7 и 8 переключаются в моменты, синхронные с переключением компаратора-модулятора 5. Для устранения всплесков и провалов выходных напряжений, возникающих при коммутации дополнительного потребителя 46, последний включается постоянно через баластные резисторы 39 - 45 при помощи многовходового транзисторного ключа 23, причем при каждой коммутации изменение тока нагрузки меньше размаха пульсации тока дросселя фильтра 2. Моменты переключения синхронизируются компараторами 7 и 8, переключающими сдвиговый регистр 22, режим работы который (сдвиг влево или вправо) задается элементом управления 17. 1 ил.

напряжения, содержащий ключевой элемент, DLC-фильтр, усилитель рассогласования, источник эталонного напряжения, компаратор-модулятор, генератор пилообразного напряжения, два компаратора, два управляемых источника напряжения смещения, два D-триг- гера, первый и второй логические элементы И, элемент ИЛИ, первый элемент НЕ, элемент управления и силовой ключ, причем последовательно соединенные ключевой элемент и DLC-фильтр включены между входным и выходным выводами, компаратор-модулятор выходом подключен к управляющему входу ключевого элемента, а входом соединен с выходами усилителя рассогласования и генератора пилообразного напряжения, а также с одними разноименными входами обоих компараторов, другие разноименные входы которых подсоединены к выходам соответствующих управляемых источников напряжения смещения, первый вход усилителя рассогласования подключен к выходу источника эталонного напряжения, а второй вход соединен с выходным выводом, выходы компараторов подсоединены к С-входам соответствующих D-триггеров, D-входы которых объединены и подключены к выходу элемента управления, , первому входу первого логического элемента И и входу первого элемента НЕ, выходом подключенного к nepsq

ходы компараторов дополнительно подключены к третьим входам первого и второго логических элементов П, выход элемента ИЛИ подсоединен к С- входу n-разрядного реверсивного ре- гитра сдвига, выход Q0 которого непосредственно подсоединен к первому входу третьего логического элемепП-1

через второй эле5

0

5

0

5

та И, а выход О

мент НЕ подключен к первому входу четвертого логического элемента И, второй вход которого подключен к выходу элемента управления, второй вход третьего логического элемента И подсоединен к выходу первого элемента НЕ, выходы третьего и четвертого логических элементов И подсоединены соответственно к входам S1 и S0 n-разрядного реверсивного регистра сдвига, используемые п-1 первых выводов которого соединены с соответствующими эмиттерными входами вспомогательных транзисторов многовходо- вого транзисторного ключа, базовые входы которых связаны соответственно с последними п-1 выходами упомянутого n-разрядногоi реверсивного ре-, гистра сдвига, причем его выход Q п, связан с управляющим входом силового ключа, коллекторные выходы вспомогательных транзисторов связаны с базами соответствующих коммутирующих транзисторов, эмиттеры которых соединены с общей шиной, причем

/

М1571561I2

(i-D-й балластный резистор соединен чен между коллектором (п-1)-го ком- Своими вьшодами t коллекторами 1-го мутирующего транзистора и выводом И (i-H)-ro коммутирующих транзисторов, для подключения дополнительной нагруз- 4 (п-1)-й балластный резистор вклю- ки.