М-разрядный комбинационный сумматор Советский патент 1990 года по МПК G06F7/50 

Изобретение относится к вычислительной технике и микроэлектронике и может быть использовано в цифровых БИС высокого быстродействия.

Целью изобретения является повыше- ние быстродействия и упрощение сумматора.п

На чертеже представлена функциональная схема М-разрядного комбинационного сумматора.

Сумматор содержит М узлов 10, 11 ,..., 1 m, суммирования и узел 2 переноса. С нулевого по (М-1)-й узлы суммирования содержат элементы

И 3„ ,3 „.. .,3 м,, первые

элементы

ИСКЛЮЧАЮЩЕЕ ИЛИ 40,4 ,, ... ,4 „,, , вторые элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 50, 5,, . ..,5 м.,, с первого по (М-1)-й узлы суммирования содержат вторые, 6 1,61...,6М,третьи 7 t,7t,...,„., и четвертые 81S 81,...,8М элемен- ты И, третьи элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 9, ,9,,,..., 9 м, , элементы ИЛИ 10 t,10j,...,10M.f, входы П,,,,,..., ,..., i м, разрядов с нулевого по (М-1)-й первого слагаемого сумматора, входы 120, 12 „ .. .,12М, разря-: дов с нулевого по (М-1)-й второго слагаемого.

Узел переноса содержит элемент И 13 и элемент ИЛИ 14, выход 15 переноса сумматора, выходы 160, 16,,..., ..., 16М, суммы сумматора и вход 17 переноса сумматора.

Сумматор работает следующим обра- зом.

Разряды слагаемых поступают на входы 11 и 12, сигнал входного переноса С - на вход 17. В каждом разряде суммирования на элементах ИСК- ЛЮЧАЮЩЕЕ ИЛИ 4 ; и И 3 -, формируются значения полусуммы разрядов слагаемых Р , А. © В | и сигнала генерации переноса G ; А ( В ; соответст0

5

0

5 0

45

JQ

.,

венно. На выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5; формируется 1-й разряд суммы S ,- в соответствии с выражением

s, s«e(crN.pe P,...P,., ),

где S - i-й разряд условной суммы, полученный исходя из условия равенст- t ва нулю входного переноса и формируемый на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 9; в соответствии с выражением

3° А, & В, , ,

где С .и - условный перенос из (i-i)- го разряда суммирования.

Условные межразрядные переносы формируются последовательно на элементах И 6, ИЛИ 10 исходя из условия равенства нулю входного переноса. Значение условного переноса из нулевого разряда суммирования совпадает со значением генерации переноса нулевого разряда суммирования.

Значение истинного разряда суммы S формируется путем селективного инвертирования значения условного разряда суммы S. на элементе ИСКЛЮЧАЮЩЕЕ ИЛИ 5(. Управление селективным инвертированием осуществляется сигналом с выхода элемента И 7 j, на вход которого подается входной перенос сумматора. Элемент И 7.управляется сигналом Р0-Р ,« . ,Р ,-, , который формируется последовательно на элементах И 8(k 1 ,..., i-1 ) ,v

Для пояснения процесса формирования истинного разряда суммы рассматривают два случая:

I. Хотя бы одно значение Р 0 (k 0,..., i-1), т.е. хотя бы в одном разряде, предшествующем i-му, разряды слагаемых имеют одинаковые значения (Aj, О, В 0 или А , 1 , В (; 1 ). При этом входной перенос не оказывает влияния на формирование

i-ro разряда суммь.. Элемент И 71 имеет на выходе уровень логического нуля . Значение S .- проходит без измене1

ния через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ на выход 16;.

II. Все значения Р,

Р1 р,

равны логической I т.е. во всех раз- . рядах, предшествующих i-му, разряды слагаемых имеют разные значения (А О, В, I или Ak I, Bt 0) (k 0,..., i-l)). При этом входной перенос используется в формировании 1-го разряда истиной суммы. Входной

10

элемента ИСКЛЮЧАЮЩЕЕ ИЛИ нулевого узла суммирования соединен с первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ нулевого узла суммирования, выход которого является выходом нулевого разряда суммы сумматора, выход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 1-го узла суммирования соединен с выходом 1-го разряда суммы сумматора, выход первого элемента И 1-го узла суммирования соединен с первым входом первого элемента ИЛИ 1-го узла суммирования, второй вход которо

Изобретение относится к вычислительной технике, может быть использовано в цифровых БИС и характеризуется низкими затратами и повышением быстродействием. Сумматор состоит из М узлов суммирования и узла переноса, содержащего элемент И и элемент ИЛИ, выход которого соединен с выходов переноса сумматора, причем все узлы суммирования содержат два элемента ИСКЛЮЧАЮЩИЕ ИЛИ и элемент И, а -й узел суммирования дополнительно содержат три элемента И и элемент 1или. С целью повышения быстродействия и упрощение сумматора, в -й узел суммирования введен третий элемент ИСКЛЮЧАЮЩЕЕ ИЛИ. 1 ил.

мент И 7; . Если С1Ы О, т.е. соответствует условию формирования S , то S 1 проходит без изменения на выход 16,-. Если Сг 1, значение S° инвертируется на элементе ИСКЛЮЧАЮЩЕЕ ИЛИ 5{ и на выход 1 6« поступает

значение S .. i

Нулевой разряд истиной суммы формируется непосредственно под управлением входного переноса

S0 А0©В0@СГ„.

Выходной перенос сумматора формируется на элементах И 13 и ИЛИ 14 в соответствии с выражением

о

JIt4 г о I M-t

JOUT

М-1

перенос сумматора проходит через эле- го соединен с выходом второго элемента И 1-го узла суммирования, вход переноса сумматора соединен с первыми входами третьих элементов И 1-х узлов суммирования и первым входом

20 элементов И узла переноса, выход которого соединен с первым входом элемента ИЛИ узла переноса, второй вход которого соединен с выходом первого элемента ИЛИ (М-1)-го узла суммирова25 ния, выход первого элемента ИЛИ 1-го узла суммирования соединен с первым входом второго элемента И. (i+l)-ro узла суммирования, отличающийся тем, что, с целью повыше30 ния быстродействия и упрощения сумматора, в i-й узел суммирования введен третий элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 1-го узла суммирования, второй вход которого соединен с выходом третьего элемента И 1-го узла суммирования, второй вход которого соединен с первым входом четвертого элемента И 1-го узла суммирования и выходом четвертого элемента И (i-l)-ro узла суммирования, первый вход четвертого элемента И первого узла суммирования соединен с выходом первого эле45 мента ИСКЛЮЧАЮЩЕЕ ИЛИ нулевого узла суммирования, выход элемента И нулевого узла суммирования соединен с первым входом второго элемента И первого узла суммирования, выход псрво50 го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 1-го учла суммирования соединен с первыми . входами третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 1-го узла суммирования и с вторыми входами вторых и четвертых

55 элементов И 1-го узла суммирования, вход переноса сумматора соединен с вторым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ нулевого узла суммирования, выход четвертого элемента И

и выдается на выход I5.

Формула изобретения М-разрядный комбинационный сумматор, состоящий из М узлов суммирования и узла переноса, содержащего элемент И и элемент ИЛИ, выход которого соединен с выходом переноса сумматора, причем все узлы суммирования содержат два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент И, а i-й узел суммирования (где i 1,2,...,М-1) дополнительно содержат три элемента И и элемент ИЛИ, причем вход 1-го разряда первого слагаемого сумматора соединен с первыми входами первых элементов И и ИСКЛЮЧАЮЩЕЕ ИЛИ 1-го узла суммирования, вторые входы которых соединены с входом 1-го разряда второго слагаемого сумматора, вход нулевого разряда первого слагаемого сумматора соединен с первыми входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и элемента И нулевого узла суммирования, вторые входы которых соединены с входом нулевого разряда второго слагаемого сумматора, выход первого

35

40

30

35

30

40

71580349

/8

(М-1)-го узла суммирования соединен И 1-го узла суммирования соединен с с вторым входом элемента. И узла пере- вторым входом третьего элемента ИСК- носа, первый вхдд второго элемента ЛЮЧАЮЩЕЕ ИЛИ 1-го узла суммирования.