Вычислительный элемент сеточного процессора для решения задач теории переноса Советский патент 1990 года по МПК G06G7/46 

Изобретение относится к вычислительной технике, в частности к аналоговым сеточным процессорам, и предназначено для решения задач теории переноса, описываемых дифференциальными уравнениями в частных производных.

Целью изобретения является повышение точности решения задач теории переноса и расширение класса решаемых задач.

На фиг.1 изображена функциональная схема вычислительного элемента; на фиг.2 - фрагмент сеточного процессора, выполненного на основе предложенных элементов; на фиг.З - временные диаграммы тактирующих сигналов;на фиг.4 таблица соответствия входных управляющих сигналов режимам работы элемента.

Вычислительный элемент содержит первый 1, второй 2, третий 3, четвертый 4, пятый 5, шестой 6, десятый 7, одиннадцатый 8, двенадцатый 9, седьмой 10, восьмой 11, девятый 12, тринадцатый 13, четырнадцатый 14 и пятнадцатый 15 ключи, первый 16.1, второй 16.2 и третий 16.3 накопительные конденсаторы, повторитель 17 напряжения, первый 18 и второй 19 управляемые резисторы, первый 20, третий 21, второй 22 и четвертый 23 выходы элемента, первый 24 и второй 25 информационные входы элемента, первый 26,

сл

00

о

Јь О О)

второй 27, третий 28, четвертый 29, седьмой 30, шестой 31, пятый 32, десятый 33, одиннадцатый 34, девятый 35 и восьмой 36 тактирующие входы элемента.

Ключи 1 - 15 в нормальном положении разомкнуты, эти к лючи электронные (ключи с аналоговым либо цифровым управлением) или оптроны, повторитель напряжения выполнен на операционном усилителе, управляемые резисторы - кодоуправляемые, электронные опто- эдектронные.

Сеточный процессор, набранный из вычислительных элементов, позволяет решать задачи теории переноса, описываемые дифференциальными уравнениями в частных производных:

ЗУ

т/

, л. К

a if

J --4- о

t 3t- i3v

ot„,, rfX,,

где tf - моделируемая функция;

их.- временная и пространственная

п

координаты; п - индекс мерности моделируемого пространства.

Для решения на сеточном процессоре равнение (1) преобразуется в систему конечно-разностных уравнений, наприер, для двухмерного пространства

34.; К,-.- К,кУ + -({.(. ) + (о., К at dx V4«j чыу йу ччч

- «ft,,--,) 0 ,(2)

где Lf. . - дискретная узловая моделируемая функция;,

К 1. и К - коэффициенты, учитывающие составляющие вектора направления переноса на осях i- и j; Лх и йУ шаги конечно-разностной

аппроксимации.

Распределение моделирующих потенциалов V |. в узле ij сеточного процессора описывается следующим образом

9V..

2С,

)

аГ + с()

- v

1/Г1

) О

(3)

где f 1/Т - частота коммутации накопительных конденсаторов 16.1-16.3 (Т - период коммутации). Сравнивая уравнения (2) и (3) и полагая, что , находят условия подобия, которые позволяют задать параметры элементов в зависимости от условий решаемой задачи: C,.f i Kai-/ 4xK R)i Cf f ,/GJyK R); H С„ K,/(), J

(4)

где К и ,R - произвольно выбираемые

параметры.

При этом для случая сопряженного энергопереноса, когда одновременно моделируются оба вида теплопереноса - изотропный и анизотропный, справедливы уравнения

s

0

5

0

5

0

5

0

5

дЧ

32Ц

(5)

где

K.t - r-Mv-f ; К4 Vvtf - ,$

V и if - моделируемые функции на сеточном процессоре, моделирующем изотропный перекос, и на сеточном процессоре, моделирующем анизотропный перенос; К и К - аккумулирующие свойства моделируемых субстанций; К. и К - коэффициенты соответственно анизотропного и изотропного переносов; Kj.- коэффициент взаимосвязи

моделируемых функций. Записывая по аналогии с (2) уравнения (5) в конечно-разностном виде и сравнивая их с уравнениями распределения моделирующих потенциалов в узловых точках сеточного процессора, получают условия моделирования, которые для параметров вычислительного элемента для моделирования анизотропного переноса подобны (4) и дополняется условием R 1g ,9 для проводимости управляемых резисторов 18 и 19.

В соответствии с условиями решаемой задачи и условиями подобия (4) осуществляется набор схемы сеточного

процессора из межузловых элементов. i

Элемент работает следующим образом.

Рассмотрим узловой элемент, включенный выходом 20 в узловую точку сеточного процессора i-1, j, а выходом 21 - в узловую точку i,j. Вход 24 подключен к выходу 23 соседнего узлового элемента, включенного выходом 21 в узловую точку i-1, j, а вход 25 подключен к выходу 22 другого соседнего элемента, включенного выходом 20 в узловую точку i, j.

Межузловой элемент-выполняет следующие вычислительные операции: производит интегрирование в первом узле (выход 20), интегрирование во втором узле (выход 21), причем начальными условиями для интегрирования в узле (выход 21) является результат такой

операции в узле (выход 20), а начальными условиями для интегрирования в узле (выход 20) является результат интегрирования в узле (выход 21) межузлового элемента, включенного в соседнюю узловую точку сеточного процессора.

При моделировании переноса в направлении оси i, т.е. из точки i-1 в точку i, к входам 26 - 30 поступают прямоугольные импульсы (временные диаграммы на фиг.З, первые три цикла) и на вход 34 поступает сигнал, замыкающий ключ 14 и подключающий вход 24 к выходу 23 другого межузлового элемента, включенного в узловые точки i-2, i-1.

При моделировании переноса в обратном направлении в сторону уменьшения номеров узловых точек управляющий сигнал поступает на вход 35 (ключ 15), вход 25 соединен с выходом 22 в соседнем узле, и вход повторителя

17напряжения оказывается подключенным к узлу с большим номером узловой точки.

Если по моделируемой оси нет переноса, то на управляющие вход 35 ключа 15 и вход 36 ключа 14 управляющие сигналы не поступают, ключи 14 и 15 разомкнуты, и накопительные конденсаторы не осуществляют перенос электрического заряда, имитирующего межузловой теплоперенос. Режимы работы накопительных конденсаторов 16.1-16.3 в зависимости от задаваемых управляющих сигналов приведены в таблице (фиг.4).

В первый период времени на вход 26 поступает прямоугольный импульс, длительность которого определяется условиями решаемой задачи (), на вход 36 поступает сигнал, длительность которого определяется условием однонаправленного переноса, на входы 29 и 30 последовательно поступают прямоугольные импульсы, длительность которых dtt и at .j( t+/Jt 4) определяется техническими характеристиками применяемых электрических элементов. При этом ключи 1, 5, 9 и 14 замкнуты в течение всего периода времени, ключ 12 замкнут в первую половину периода, а ключ 13 - во вторую половину периода. Накопительный конденсатор 16.1 подключен через управляемый резистор

18или ключ 10 (в зависимости от моделируемой задачи внешнего либо внутреннего переноса) к первому выходу 20, включенному в узловую точку сеточного процессора, и выполняет операцию интегрирования в узле i-t - рабочий режим - i-1 (РР;.(). Накопительный конденсатор 16.2 подключен через управляемый резистор 19 или ключ 11 к второму выходу 21, включен- ному в узловую точку i, и выполняет операцию интегрирования в узле i режим PP.

Накопительный конденса5

0

5

0

0

0

5

тор 16.3 при замкнутом ключе 12 подключен к шине нулевого потенциала - Сброс (СБ), а при замкнутом ключе 13 подключен через ключ 14 и повторитель 17 напряжения к выходу 23 другого межузлового элемента, включенного в узловые точки i-2, i-1, производится операция Слежение за изменением потенциала в узле i-1 этого межузлового элемента, в результате этой операции осуществляется запись () на конденсатор 16.3 заряда, пропорционального величине потенциала на выходе 23 (фиг.4).

Во второй период времени замкнуты ключи 2, 6, 7 и 14, ключ 12 замкнут в первую половину периода, ключ 13 - во вторую половину. Накопительный конденсатор 16.1 выполняет операцию интегрировачия теперь уже,в узле i - рабочий режим РР,, конденсатор 16.2 в первый период времени & t работает - в режиме Сброс, а затем переводится

J i

в режим Запись ЗП

i-i

накопительный конденсатор 16.3 выполняет операцию интегрирования в узле i-1 - рабочий режим (PP.).

В третий период времени замкнуты ключи 3, 4, 8 и 14, ключ 12 замкнут в первую половину периода, ключ 13 - во вторую половину, накопительный конденсатор 16.1 переводится в режим 5 Сброс, затем Запись (ЗП,.,), накопительный конденсатор 16.2 - в раба- чий режим РР,, конденсатор 16.3 - в режим РР,- .

Если моделируется перенос в том же направлении, то порядок поступления управляющих сигналов на управляющие входы сохраняется, если направление переноса изменяется, то происходят изменения и в порядке поступления управляющих сигналов. Так, например, при моделировании переноса из узловой точки i в i-1 порядок поступления управляющих сигналов приведен на временной диаграмме (фиг.З)

цля 4-6 периодов времени, на фиг.4 показана соответствующая последовательность режимов работы накопительных конденсаторов. Первым рабочим режимом теперь является интегрирование в узле 1, а затем в узле i-1, с последующей перезаписью моделируемых переменных.

Вычислительный элемент моделирует межузловой перенос по любой из моделируемых осей переноса, это могут быть и диагональные в плоскости оси, и перпендикулярные в плоскости оси, направление осей определяется конфигурацией моделируемого пространства и условиями решения задачи.

Формула изобретения

Вычислительный элемент сеточного процессора для решения задач теории переноса, содержащий два накопительных конденсатора и группу из двенадцати ключей, первый вьюод первого накопительного конденсатора соединен с первыми выводами первого, второго и третьего ключей, первый вывод второго накопительного конденсатора соединен с первыми выводами четвертого, пятого и шестого ключей, при этом вторые выводы обоих накопительных конденсаторов подключены к шине нулевого потенциала, первый вывод седьмого ключа является первым выходом элемента второй вывод этого ключа соединен с вторыми выводами первого и четвертого ключей и является вторым выходом элемента, первый вывод восьмого ключа является третьим вьгхо- дом элемента, второй вывод девятого ключа подсоединен к шине нулевого потенциала, управляющие входы первого и пятого ключей подключены к первому

0

5

0

5

0 д

35

ды седьмого и восьмого ключей являются соответственно пятым и шестым тактирующими входами элемента, отличающийся тем, что, с целью повышения точности решения задач теории переноса и расширения класса решаемых задач, в него введены третий накопительный конденсатор, повторитель напряжения, три ключа и два управляемых резистора, причем первый вывод третьего накопительного конденсатора соединен с первыми выводами десятого, одиннадцатого и двенадцатого ключей, второй вывод третьего накопительного конденсатора соединен с шиной нулевого потенциала, второй вывод десятого ключа соединен с вторым выводом четвертого ключа, вторые выводы второго, пятого и одиннадцатого ключей соединены между собой и подключены к второму выводу восьмого ключа, который является четвертым выходом элемента, вторые выводы третьего, шестого и двенадцатого ключей и первые выводы девятого и тринадцатого ключей соединены между собой, второй вывод тринадцатого ключа подключен к выходу повторителя .напряжения, вход которого соединен с первыми выводами четырнадцатого и пятнадцатого ключей, вторые выводы которых являются соответственно первым и вторым информационными входами элемента, первый вывод первого управляемого резистора подсоединен к первому выводу седьмого ключа, а второй вывод первого управляемого резистора подключен к второму выводу седьмого ключа, первый вывод второго управляемого резистора подключен к первому выводу восьмого ключа, а второй вывод второго управляемого резистора подключен к второму выводу восьмого клю

Изобретение относится к вычислительной технике, в частности к аналоговым сеточным процессорам, и предназначено для решения задач теории переноса. Цель изобретения - повышение точности решения задач теории переноса и расширение класса решаемых задач. Для достижения поставленной цели вычислительный элемент сеточного процессора содержит три накопительных конденсатора, два управляемых резистора, повторитель напряжения и группу из пятнадцати ключей, посредством которых в определенной последовательности производится подключение накопительных конденсаторов через управляемые резисторы к узловым точкам сеточного процессора. В результате одновременного интегрирования моделируемых функций и устранения неоперационных циклов повышается точность решения, а при помощи управляемых резисторов осуществляется моделирование задач сопряженного энергопереноса. 4 ил.

тактирующему входу элемента, управля- д ча, управляющий вход тринадцатого

ющие входы второго и шестого ключей подключены к второму тактирующему входу элемента, управляющие входы третьего и четвертого ключей соединены с третьим тактирующим входом эле- мента, управляющий вход девятого ключа подключен к четвертому тактирующему входу элемента, управляющие вхоключа является седьмым тактирующим входом элемента, управляющие входы четырнадцатого и пятнадцатого ключ являются восьмым и девятым тактиру щими входами элемента, -управляющие входы первого и второго управляемы резисторов являются десятым и один цатым тактирующими входами элемент

ключа является седьмым тактирующим входом элемента, управляющие входы четырнадцатого и пятнадцатого ключей являются восьмым и девятым тактирующими входами элемента, -управляющие входы первого и второго управляемых резисторов являются десятым и одиннадцатым тактирующими входами элемента.

26-Я у Ф it

21

,20 T J ЯУ#LJI

25-Л Ф 1 у

ч

СМ

21

2Z

м М

23 Ь

25

20

25-Л/ у Ф Ф

Л

/,

23

2

7/

feEl

5

П23

2 25

Й7

26-Л Ф Ф Ф

2;

i

SJ

П

2/

/Гл

fj ,

Фиг. 2

2 25

4tM Z б

Фиг.3