Регулятор статического компенсирующего устройства Советский патент 1990 года по МПК H02J3/18 

3

Изобретение относится к электротехнике и предназначено для использования в электрических сетях промышленных предприятий с резкопеременны- ми нагрузками.

Цель изобретения - повышение точности и помехоустойчивости.

На фиг. 1 приведена функциональная схема регулятора статического компенсирующего устройства; на фиг. 2 схема логического блока; на фиг. 3- временные диаграммы работы устройства.

Регулятор статического комперси- рующего устройства содержит первичный преобразователь 1 тока питающей сети, первичный преобразователь 2 напряжения, источник 3 опорного напряжения, модулятор 4,f фазовращатель 5, первый 6 и второй 7 релейные эле

менты, первый интегратор 8, логический блок 9, коммутатор 10, формирователь 11 импульсов сброса, второй интегратор 12 со сбросом, пороговый элемент 13, первый 14 и второй 15 двухвходовые элементы И, первый 16 и второй 17 формирователи импульсов управления тиристорами, первый 18 и второй 19 встречно-параллельно включенные тиристоры, реактор 20 и конденсаторную батарею 21.

В регуляторе статического компенсирующего устройства последовательно соединены первичный преобразователь 1 тока, модулятор 4 и первый интегратор 8, выход которого подключен к первому информационному входу коммутатора 10, второй вход которого соединен с выходом источника 3 опорного напряжения, а выход через последовательно соединенные второй интегратор 12 и пороговый элемент 13 подключен к объединенным первым входам первого 14 и второго 15 элементов И, вторые входы подклю- ( чены соответственно к второму и третьему выходам логического блока 9, а выходы подключены соответственно через первый 16 и второй 17 формирователи импульсов управления тиристорами к управляющим входам встречно-параллельных тиристоров 18 и 19, выход первичного преобразоватля 2 напряжения подключен к объединенным входам фазовращателя 5 и второго релейного элемента 7, выход фазовращателя 7 через первый релейный элемент 6 подсоединен к первому

входу логического блока 9 и управляющему входу модулятора 4, второй вход логического блока 9 соединен с выходом второго релейного элемента 7, а первый выход логического блока 9 подключен к управляющему входу коммутатора 10 непосредственно, а также к установочному входу второго интегратора со сбросом 12 - через формирователь 11 импульсов сброса.

Логический блок Функцию

(фиг. 2) реализует

(хд, х„)

2 «i «в

Логический блок содержит третий 22 и четвертый 23 двухвходовые лс- гические элементы И, двухвходовый логический элемент ИЛИ 24 и первый

25и второй 26 логические элементы НЕ. Первый вход х/t логического блока подключен к объединенным первым входам третьего элемента И 22 и элемента ИЛИ 24, вторые входы которых также объединены и соединены с вторым входом хй логического блока, выходы третьего элемента И 22 и элемента ИЛИ 24 подключены к входам соответственно первого 25 и второго

26элементов НЕ, входы четвертого элемента И 23 соединены с выходами первого элемента НЕ 25 и четвертого элемента И 24, выходы третьего 22

и четвертого 23 элементов И и второго элемента НЕ 26 служат выходами логического блока (yj , у, у ).

Регулятор статического компенсирующего устройства работает следующим образом.

Напряжение питающей электрической сети

Ц UM sincjt, где Uw и 00 - амплитуда и частотаv

поступает на вход первичного преобразователя 2 напряжения, а с его выхода - на входы фазовращателя 5 и второго релейного элемента 7. При этом на выходе фазовращателя действует гармонический сигнал, сдвинутый по фазе относительно напряжения питающей сети Ц, на 90 эл.град.:

515840326

ъ.теля 2 напряжения и фаЦ. - К4К, иж sin («it - 5 -зовращателя 5,

Сигнал с выхода фазовращателя 5

-Кг Kj. U,,, ,поступает на вход первого релейного

элемента 6. На выходах первого 6 и второго 7 релейных элементов формигде Ка и К у - коэффициенты передачи руются последовательности прямоуголь- первичного преобразова- ных импульсов соответственно:

Изобретение относится к электротехнике и предназначено для использования в электрических сетях промышленных предприятий с резкопеременными нагрузками. Цель изобретения - повышение точности и помехоустойчивости - обеспечивается за счет астатического регулирования интегратором 8 и формированием импульсов управления тиристорами 18, 19 от угла фазового рассогласования в интервалах 0 - φ/2, φ - 3φ/2 и управления тиристорами в диапазонах φ/2 - φ, 3φ/2 - 2φ. Ток питающей сети модулируется импульсами, сдвинутыми относительно напряжения сети на 90 эл.град. Выходной сигнал модулятора 4, постоянная составляющая которого пропорциональна реактивной составляющей тока, поступает на первый интегратор 8, а с его выхода - на блок формирования импульсов управления тиристорами 18, 19, который работает по принципу интегрирования входного сигнала. В первой и третьей четверти периода с помощью интегратора 12 со сбросом интегрируется выходной сигнал первого интегратора, а во второй и четвертый - опорное напряжение. По достижении входным напряжением интегратора 12 со сбросом уровня переключения порогового элемента 13 происходит формирование импульса управления, который через схему распределения 9, 14, 15 поступает на тиристор, потенциал на аноде которого положительный. 1 з.п. ф-лы, 3 ил.

1

U« при Т/4 : t : ЗТ/4,

,0 при 0 i t : Т/4 и ЗТ/4 t Ј Т,

Гие при 0 t Т/2

О при Т/2 « t Т,

где Ug const - напряжение, соответ- Сигналы 11 и IL поступают на пер- ствующее уровню ло- 20 ВЫй и второй входы логического блока гической 1. (9, на выходах которого формируются

три импульсные последовательности I

Гие при О t Т/4 и Т/2 t ЗТ/4,

u,.f а, е а, И

(0 при Т/4 t Т/2 и ЗТ/4 Ј t Ј Т, Гие при Т/4 t Т/2

Uft 4 Х1 А Х2

L 0 при 0 Ј t Ј Т/4 и Т/2 t Ј Т,

Г Ue при ЗТ/4 t Т

аэ г 5 1 1

.О при 0 Ј t ЗТ/4.

35

Импульсы IL9, с первого выхода ло-ких элементов И 14 и 15. Таким обрагического блока 9 поступают на входзом обеспечивается разрешение на

формирователя 11 импульсов сброса, навключение тиристора 19 только в инвыходе которого действуют короткие Q тервале Т/4 t : Т/2, а тиристора

импульсы U,ff в моменты, соответству-18 - в интервале ЗТ/4 t Т. ющие положительным фронтам импульсов

IL9, , т.е. в моменты t, 0 и питающей электрической сети Т/2.

Выходной сигнал lLt первого релей-д5 - -м ( t + V ), (1) ного элемента управляет модулятором

модулятора 4 равен К 4 -1, а приV фазовый сдвиг тока относиU{ U е он равен К4 1. ,тельно напряжения,

Йнпульсы ЦЦ, с первого выхода50 преобразуется с помощью первичного логического блока 9 управляют комму-преобразователя 1 тока в напряжение татором 10. При U,9, 0 переключающий элемент коммутатора 10 находитсяU, К . i, в положении о, а при Ц,9, Ue переключающий элемент находится г в поло-$$ где К - коэффициент передачи первич- жении Ј.ного преобразователя 1 тока.

Импульсы U. i и Ц s c второгоНапряжение U,, поступает на вход

и третьего выходов логического блокамодулятора 4, который формирует пери-1

9 поступают на вторые входы логичес-.одический сигнал

1К IM sin ( + у ) при 11+ - Ue (T/4 t 3T/4) -K, IM sin (wt + ) при Ub 0 (0 t 4 Т/4 и ЗТ/4 t

с периодом Т/2. Среднее значеходного сигнала модулятора за его повторения Т/2 равно

ЗТ/4 U4CC К, I I l Binwtdt

Т/421 КЛ

sin v .

Таким образом, постоянная составляющая выходного сигнала модулятора 4 пропорциональна реактивной составляющей тока сети.

Сигнал 1Ц с выхода модулятора 8 поступает на вход интегратора 8, который формирует сигнал

v

И8 - К, j U|(t)dt,

Так как напряжение lL4(t) представляет собой сумму постоянной составляющей U4 (2) и высших гармоник 5L , то выходной сигнал интегратора также можно представить в виде суммы постоянной составляющей llg (0) , отражающей начальные условия линейно изменяющегося напряжения

u,... (t) к„ u4cp

JCP -- -g 4,

.

Г

sin V t и высших гармоник

i

1Ц К, I T(t)dt,

При этом амплитуды высших гармонических составляющих на выходе интегратора 8 ослабляются в число раз, пропорциональное номеру гармоники.

Следовательно, при наличии реактивной составляющей тока напряжение на выходе интегратора 8 возрастает со скоростью, пропорциональной величине этой составляющей. Знак выходного- сигнала интегратора 8 определяется знаком реактивного тока. При у 0 среднее значение импульсов на входе интегратора 8 равно 0 и, следоТ)

вательно, среднее значение его выходного сигнала не изменяется,,

Коммутатор 10 подключает попеременно к входу второго интегратора 12 со сбросом выходной сигнап интегратора 8 и опорное напряжение U0. При 0 Ј t .$ Т/4 и Т/2 Ј t $ ЗТ/4

с на первом выходе логического блока 9 действует сигнал Ид , - Ue, который устанавливает переключающий элемент коммутатора 10 в положение а . Поэтому в указанные интервалы времени

0 к входу второго интегратора 12 подключен выход первого интегратора 8. При Т/4 t Т/2 и З/Т/4 Г t Т сигнал на первом выходе логического блока 9 U 9(| 0, переключающий эле5 мент коммутатора 10 находится в положении в и к входу второго интегратора подключен выход источника 3 опорного напряжения U0.

Формирование импульсов управления

0 тиристорами происходит в каждом полупериоде следующим образом. При О t Т/2 на выходе первого релейного элемента 6 действует сигнал U-c U e поэтому коэффициент передачи модулятора 4 К 1. В начале полупериода (t 0) второй интегратор 12 со сбросом установлен в исходное состояние, при котором ИЬуг(О) 0. В интервале времени 0 t Т/4

0 на первом выходе логического блока 9 действует сигнал Ид , Ие. Переключающий элемент коммутатора 10 уста новлен в положение а . Поэтому при О t Т/4 к входу второго ин5 тегратора 12 со сбросом подключен выход первого интегратора 8. В результате на выходе второго интегратора 12 формируется сигнал

5

50

v

) к п (t) + us (0) Jdt

о

t

KJ + vo):idt +

i i + Kg кп JJ u, (t)dt

00

где К - коэффициент передачи второго интегратора 12 со сбросом.

При t Т-4 выходное напряжение второго интегратора 12 достигает значения

Ф

г/

,

ер

(t) + (о), 10

t t

dt+ К8К,4 И Vfc) Ј;

о

15

При достижении выходным напряжением второго интегратора 12 в момент времени t напряжения Uj, переключения порогового элемента 13 происходит срабатывание последнего, т.е. его выходной сигнал скачком изменяется от О до U. Сигнал Ufs Uf поступает на объединенные первые входы первого 14 и второго 15 логических элементов И, на вторых входах которых действуют сигналы с второго и третьего выходов логического Слока 9 соответственно Ug г Ufi (на втором входе первого логического элемента И 14) и

20

Ujj 0 (на втором входе второго логического элемента И 15). Следовательно, высокий потенциал Hn UЈ повторяется на выходе первого элемента И 14. Импульс с выхода первого элемента И 14 через первый формирователь 16 импульсов управления поступает на управляющий вход второго тиристора 19, потенциал на аноде которого

уравнение (3) в виде

Второе слагаемое в правой части выражения (3) представляет собой двойной интеграл от переменной составляющей напряжения на выходе модулятора за четверть периода. Так как при прохождении переменного сигнала через два интегратора амплитуды высших гармоник уменьшаются в число раз, пропорциональное квадрату частоты (например, пятая гармоника ослабляется в 25 раз, а седьмая в 49 раз), 25. ПРИ 0 Ј t Т/2 положительный. то последним слагаемым в правой час- При Т/2 t Т работа устройст- ти (3) можно пренебречь и записать ва происходит аналогично, но импульс

управления с выхода порогового элемента 13 через второй логический эле- 30 мент И 15 и второй формирователь 17 импульсов управления поступает на управляющий вход первого тиристора 18, потенциал на аноде которого положительный.

Определим статическую характеристику устройства в виде зависимости угла включения тиристоров от выходного напряжения первого интегратора 8 в установившемся режиме, т.е. при

.. -,„Ап V 0. Для этого, подставив в урав-

Т/4 Xt , Т/2 на первом выходе логн- 40 значения п емДенных /

ческого блока 9 действует сигнал U.-f 0. При этом переключающий элемент коммутатора 10 находится в положении «Гик входу второго интег45

Ф

Т/4

чг

it

I ср + 1 (0)

xdt . ,ri +

, .U-J(O)

35

При t Т/4 происходит изменение сигнала на первом выходе логического блока 9 с U до 0. В интервале

0. t

Ч; n-«(t.)

Un , получают

n...t.

- К

ратора 12 со сбросом подключен источник 3 опорного напряжения U0. В результате выходной сигнал второго интегратора 12 линейно возрастает от значениям IL (Т/4) в соответствии -с выражением:50

Uji (t) . LLSiT| 4«itJiai +i

«

uc т -.

(5)

Решив уравнение (5) относительно угла включения тиристоров

21Г |±.

+ KjlJk-(°Ll + К„ил (t - 55

fi e

- Т/4).

(4)

10

5

При достижении выходным напряжением второго интегратора 12 в момент времени t напряжения Uj, переключения порогового элемента 13 происходит срабатывание последнего, т.е. его выходной сигнал скачком изменяется от О до U. Сигнал Ufs Uf поступает на объединенные первые входы первого 14 и второго 15 логических элементов И, на вторых входах которых действуют сигналы с второго и третьего выходов логического Слока 9 соответственно Ug г Ufi (на втором входе первого логического элемента И 14) и

0

Ujj 0 (на втором входе второго логического элемента И 15). Следовательно, высокий потенциал Hn UЈ повторяется на выходе первого элемента И 14. Импульс с выхода первого элемента И 14 через первый формирователь 16 импульсов управления поступает на управляющий вход второго тиристора 19, потенциал на аноде которого

35

значения п емДенных /

0. t

Ч; n-«(t.)

Un , получают

n...t.

К

«

uc т -.

(5)

Решив уравнение (5) относительно угла включения тиристоров

21Г |±.

Г2 1-У«- + 1 . Kn- U,-Т 22U0 J

Если параметры регулятора выбрать таким образом, чтобы выполнялось со- этношение

2 - Un 1 2

то зависимость угла включения тиристоров от выходного напряжения перво- го интегратора 8 в установившемся режиме принимает вид

i-Sfefu.

20

Из уравнения (6) следует, что угол включения тиристоров изменяется от f при ttj (0) 0 цо 1Г/2 при

«I ° Uo-,5

Компенсация реактивной составляющей тока нагрузки происходит следующим образом. Основную гармонику тока питающей электрической сети (1) можно представить в виде суммы трех составляющих

ia+ ip + гк,

где iq - активная составляющая, iq

IN cos ty sin out; iu - реактивная составляющая основной гармоники, i p - I w sin (f cos w t; iR - ток компенсирующего устрой-

ства.

Ток компенсирующего устройства, в свою очередь, является суммой двух составляющих: нерегулируемого тока конденсаторной батареи 21, опережающего напряжение на 90 эл.град.

iKff Хк5

и регулируемого тиристорами тока4д

реактора 20, основная гармоника которого

кр pcoswt.

В исходном состоянии в установившемся режиме при у 0 напряжение на выходе первого интегратора 8 содержит постоянную составляющую 115 (0) , за счет которой Нормируют- ся импульсы управления с такой фазой, при которой ток компенсирующего устройства по модулю равен, а по фазе противоположен реактивной составляющей тока нагрузки. При этом обеспечивается полная компенсация реактивного тока нагрузки.

При изменении, например при увеличении индуктивного тока нагрузки

0

0

5

5

о

5

д

5

..

5

(V 0), происходит уменьшение постоянной составляющей U.Q на выходе интегратора 8, В результате vMeHbinaeTCH управляющий сигнал на входе коммутатора 10, что в соответствии с уравнением (6) приводит к увеличению угла включения тиристоров 18 и 19 и, следовательно, уменьшению индуктивного тока i K , протекающего через реактор 20. Так как емкостной ток i г, протекающий через конденсаторную батарею 21, остается неизменным, а ток i к р через реактор уменьшается, то, следовательно, возрастает емкостной ток iR компенсирующего устройства. Это приводит к уменьшению реактивного тока питающей сети. Уменьшение постоянной составляющей на выходе первого интегратора 8 происходит до момента полной компенсации реактивного тока нагрузки. При этом на выходе интегратора устанавливается новое значение постоянной составляющей UL (0), которая определяет углы включения тиристоров 18 и 19, при которых достигается полная компенсация реактивного тока нагрузки .

В случае перекомпенсации ( ф 7 0) происходит увеличение постоянной составляющей Ц. о на выходе первого

СР

интегратора 8, уменьшение углов включения тиристоров 18 и 19, следовательно, увеличение индуктивного тока через реактор 20. В результате емкостной ток i компенсирующего устройства уменьшается. Уменьшение этого тока происходит до тех пор, пока в сети не установится режим полной компенсации реактивного тока нагрузки. Таким образом обеспечивается астатическое регулирование реактивного тока в узле нагрузки.

Логический блок 9 (фиг. 2) работает следующим образом.

На входы третьего логического элемента И 22 поступают выходные сигналы первого 6 и второго 7 релейных элементов UI-/H Il (сигналы х (и хг). На его выходе формируется сигнал 11 х 1 А хг которьш является сигналом второго выхода логического блока It g ,. Сигнал поступает на вход первого элемента НЕ 25, на выходе которого при этом формируется напряжение 11г4 х, л x4i На входы логического элемента ИЛИ 24 поступают входные сигналы xf и х, при

х,. Сигнал U,j4 инэтом U з

вертируется с помощью второго логического элемента НЕ 26, в результате чего формируется сигнал третьего выхода логического блока 11$ , х А х.

Сигналы Ujy и &м поступают на вход четвертого логического элемента И 23, который формирует сигнал tlj, Огз (х, л ха Д (х 1 у О

х

Таким образом, предлагаемое техническое решение обеспечивает астатическое регулирование значения реактивного тока нагрузки на уровне, равном 0. Астатизм достигается за счет использования первого интегратора 8. При этом статическая ошибка регулирования реактивного тока равна 0.

Формула изобретения 1. Регулятор статического компенсирующего устройства, состоящее из конденсаторной батареи, реактора и блока встречно-параллельных тиристоров, содержащий первичный преобразователь тока питающей сети, первичный преобразователь напряжения, фазовращатель, подключенный к выходу первичного преобразователя напряжения, первый и второй формирователи импульсов управления тиристорами, г

отличающийся тем, ч-ро, с целью повышения точности и помехоустойчивости, в него дополнительно введены источник опорного напряжения, последовательно соединенные модулятор и первый интегратор, коммутатор, последовательно соединенные второй интегратор со сбросом и пороговый элемент, первый и второй релейные элементы, логический блок, реализующий функцию

.S

(xt, хг)

формирователь импульсов сброса, первый и второй двухвходовые элемента И, выходы которых подключены к входам соответственно первого и второго формирователей импульсов управления тиристорами, первые входы объединены и подключены к выходу порогового элемента, первый выход у логического

10 блока подключен к управляющему входу кбммутатора и через формирователь импульсов сброса соединен с установочным входом второго интегратора со сбросом, второй у2 и третий у, вы15 ходы логического блока подсоединены к вторым входам элементов И, первый xf и второй х г входы логического блока соответственно через первый и второй релейные элементы соединены с вы2о ходами фазовращателя и первичного преобразователя напряжения, информационный вход модулятора подключен к выходу первичного преобразователя тока, а управляющий вход соединен

25 с выходом первого релейного элемента, выходы первого интегратора и источника опорного напряжения подключены к информационным входам коммутатора, выход которого подключен к входу вто30 рого интегратора со сбросом.

логического блока, вторые входы третьего элемента И и элемента ИЛИ

40 объединены и «подключены к второму входу логического блока, выходы третьего элемента И и элемента ИЛИ подключены к входам соответственно первого и второго элементов НЕ, вхо45 ды четвертого элемента И соединены с выходами первого элемента НЕ и элемента ИЛИ, выходы четвертого элемента И, элемента ИЛИ и второго элемента НЕ служат выходами логического

50 блока.