Преобразователь напряжения с защитой от перегрузок Советский патент 1990 года по МПК H02M3/335 

Изобретение относится к преобразовательной технике и может быть использовано в системах электропитания различных электронных устройств.

Цель изобретения - повышение надежности преобразователя путем обеспечения защиты при перегрузках и коротких замыканиях независимо от их продолжительности„

На фиг. 1 приведена схема устройства} на фиг. 2 - схемная реализация блока коммутации, на фиг. 3 - эпюры,

поясняющие работу преобразователя.

I

Устройство содержит задающий генератор 1, схему управления 2, блок коммутации 3, двухтактный транзистор ньй инвертор 4 с трансформаторным выходом, датчик .тока 5, нагрузку 6, схему коммутации тока перегрузки 7, формирователь импульса перегрузки 8, схему переключения порога срабатывания 9, формирователь логического сигнала режима работы 10, Выход задающего генератора 1 соединен с входом схемы управления 2, подключенной первым и вторым выходами к входам блока коммутации 3. Выходы блока коммутации 3 соединены с двумя входами

инвертора 4, соединенного с датчиком тока 5 и выходом - с нагрузкой 6. Выход 3 блока коммутации 3 подключен к управляющему входу схемы коммутаци тока перегрузки 7,.соединенный выходми с силовыми выводами транзистора

инвертора 4, Выход датчика тока 5 соединен с первым входом формирователя импульса перегрузки 8, подключенного вторым входом через схему.переключения порога срабатывания 9 к первому выходу формирователя логического сигнала режима работы 10 и четвертому входу блока коммутации 3. Входы формирователя 10 соединены с выходом формирователя импульса перегрузки 8 и первым выходом схемы управления 2 Второй выход формирователя логического сигнала режима работы 10 соедин:ен с третьим входом блока коммутации 3. Задающий генератор 1 (ЗГ) служит для формирования кратковременных тактовых импульсов. Схема управления 2 (СУ) предназначена для формирования входных импульсов двухтактного транзисторного инвертора 4 и управления работой формирователя логического сигнала режима работы 10. СУ 2 реализована в виде Т-триггера 11, выполненного на основе D-триггера

(например, на микросхеме 564ТМ2). Прямой и инверсный выходы триггера 11 являются выходами схемы СУ 2. J Блок коммутации 3 (БК) служит

для отключения выходов схемы управ- ления 2 от основных входов инвертора 4 при возникновении аварийного режима и подключения выхода СУ 2 к управQ ляющему входу схемы коммутации тока перегрузки 7.

На фиг, 2 приведена схема реализации БК 3, где 12, 13, 14 - двух- входовые логические схемы И. Первые

5 входы схем И 12 и 13 соединены с первым входом БК 3. Первый вход схемы И 14 соединен с вторым входом БК 3. Второй вход схемы .И 12 соединен с четвертым входом БК 3. Вторые

Q входы схем И 13 и 14 соединены с третьим входом БК 3. Выходы схем И 12, 13 и 14 служат выходами блока коммутации 3 соответственно.

5 Транзисторный инвертор 4 (ТИ) с трансформаторным выходом служит для. преобразования напряжения источника постоянного напряжения в переменное и выполнен по двухтактной схеме с 0 независимым возбуждением и выводом, средней точки первичной обмотки трансформатора, к которой подключ ает- ся один из вьгеодов источника напря- жения. В качестве коммутирующих в 5 ТИ 4 установлены транзисторы 15 и 16, базы которых .служат двумя основными входами ТИ 4. Трансформатор выполняется на сердечнике из материала с непрямоугольной петлей гистерезиса, 0 Датчик тока 5 (ДТ) предназначен для получения напряжения, пропорционального коллекторному току транзистора инвертора, и выполнен на измерительном резисторе 17, включенным 5 между эмиттером транз истора 15 и общей точкой схемы, к которой подключен другой вывод источника напряжения. Для симметрии схемы ТИ 4 в эмиттер транзистора 16 включен такой Q же по номиналу измерительный резис тор 18. Выполнение датчика тока 5 в виде резистора 17, включенного в эмиттер только одного транзистора, позволяет исключить влияние идентич- ности коммутирующих транзисторов 15 и 16 на уровень формируемьгх в ДТ 5 импульсов напряжения, определяемый в данном случае лишь параметрами транзистора 15.

5

Нагрузка 6 инвертора 4 может быт выполнена, например, в виде двухпо- лупериодного выпрямителя с вькодным RC-фильтром.

Схема коммутации тока перегрузки 7 (СКП) предназначена для формирования напряжения на датчике тока 5 при работе преобразователя в режиме перегрузки и короткого замыкания. СКП 7 реализована в виде дополнительного транзистора 19 той же проводимости, что и коммутирующие транзисторы 15 и 16 инвертора 4.

В коллекторной цепи транзистора 19 установлен резистор 20. Величина сопротивления

R выбирается равной

R

20

где Е.

I

к 401

напряжение источника питания ИТ 4;

Предельно допустимое знчение коллекторного ток дополнительного транзистора 19.

При этом транзистор 19 работает при отпирании (в ключевом режте) в области насыщения, что обеспечивает высокую чувствительность датчика тока 5 и температурную стабильность его выходного напряжения. Для обеспечения ключевого режима транзистора 19 выбирается соответствующий ток базы.

Второй конец резистора 20 и эмиттер дополнительного транзистора 19 являются соответственно выходами СКП 7. База транзистора 19 является управляющим входом СКП 7.

Формирователь импульса перегрузки 8 (ФИП) служит для формирования на его выходе перепада напряжения при превышении сигналом на выходе ДТ 5 порога срабатывания формирователя. ФИП 8 может быть выполнен по схеме компаратора , например на микросхеме типа 521 САЗ, имеющей два сигнальных входа.

Алгоритмы работы ФИП 8 описываются уравнением

1 при и вх, и

О при и .... и 6Х,

8х,

6х,

Схема переключения порога срабатывания 9 (СПП) предназначена для изменения порога срабатывания формирователя импульса перегрузки 8 при.

10

15

переходе преобразователя из рабочего ;в аварийный режим работы и из аварийного - в рабочий. Необходимость в изменении порога объясняется тем, что ДТ 5 запитывается в рабочем режиме коллекторным током, протекающим через полуобмотку трансформатора ИТ 4 и транзистор 15, а в аварийном режиме - коллекторньм током транзис- - тора 19, протекающим, через эту же иолуобмотку трансформатора и дополнительный резистор 20. Поэтому току перегрузки при аварийном режиме (после переключения ДТ 5 с транзистора 15 и на 19) соответствует

напряжение Uj в К раз меньше, чем UQ в рабочем реж.чме.

Этим объясняется необходимость 20 соответственного уменьшения порогового уровня в аварийном режиме.

Схема реализации СПП 9 приведена на фиг. 1, где 21-23 - делитель опорного напряжения на резисторах, 24 - 25 транзисторный ключ. Резисторы 21-23 соединены последовательно и подключены к источнику опорного напряжения Е .

Точка- соединения резисторов 21 и 2Q 22 служит выходом СПП 9. Ключ 24 подключен параллельно резистору 23. База ключа 24 является управляющим входом СПП 9. Ключ 24 служит для шунтирования резистора 23 при подаче на вход уровня 1 и изменения тем самым коэффициента деления опорного напряжения.

Формирователь логического сигнала режима работы 10 (ФЛС) предназначен для формирования на его выходах логических сигналов 1 в течение длительного аварийного и рабочего режимов преобразователя соответственно. Формирователь 10 реализован на D-триггере 25 (например, микросхеме типа 564ТМ2), работающем в синхронном режиме. Вход ФЛС 10 соединен через одновибратор 26 и схему НЕ 27 с С-входом D-триггера 25.

0 Одновибратор 26 служит для устранения влияния на точность формирования логического сигнала режима работы коммутационного выброса коллекторного тока в момент насыщения трансфорJ матора ИТ 4. Для этого длительность импульса t одновибратор а 26 выбирается ,7 Т, так как длительность коммутационного выброса коллектора не превьшзает 0,3 Т (Т - период повто5

0

5

рения тактовых импульсов ЗГ1). Одно- вибратор 26 может быть реализован на микросхеме типа 155АТ1. При срабатывании одновибратора 26 на его выходе формируется уровень 1.

Логическая схема НЕ 27 инвертирует выходной сигнал одновибратора 26. Поэтому при поступлении на вход схемы НЕ 27 импульсов длительностью t с периодом повторения 2Т на выход схемы НЕ 27 формируются сигналы U с логическим уровнем 1 длительнос- 2Т - t,.

тью f

О при О- 1 при t,

t Ч( ;

t 2Т - t.

D-триггер 25 предназначен мирования логического уровня ла 1 на выходах ФЛС 10 при щих временных соотношениях и (поданных на D и С-входы: Для первого выхода: на D-входе

О при О t t

и

t

. 1 при t С-входе

1 при t

О при О t

tn т

2Т t..

где f - время формирования переднего фронта импульса на D-BXO де.

Для второго выхода (ввиду инверс- кости выходов это же условие определяет формирование логического О

на первом выходе); на D-входе

О при О t С t ,

и

44 II

при t

где т: Т;

на С-входе 1 при

и

О при О О t

и

Ч

при этом согласно логике работы D-триггера логическая 1 формируется на его прямом выходе в момент t t прихода импульса на С-вход.

Работа устройства поясняется эпю- рами, приведенными на фиг, 3, где а - тактовые импульсы на выходе а- дающего генератора 1; б, в - импуль

10

15

20

25

30

35

40

45

50

сы на выходах схемы управления 2; г - импульсы на выходе одновибратора 26; д - импульсы на выходе, схемы НЕ 27.; е - сигналы на выходе датчика тока 5; ж - импульсы на выходе формирователя импульса перегрузки 8; 3 - импульсы на выходе формирователя логического сигнала режима работы 10; и - импульсы на трет ьем выходе блока- коммутации 3.

В исходном состоянии, соответствующем произвольному моменту времени tfl (фиг.3,а) рабочего режима преобразователя, уровень напряжения на первом выходе ФЛС ТО (D-триггера 25) равен О (фиг.Зз), на втором выходе - 1, Выход 3 БК 3 блокирован, поэтому сигналы на управляющем входе СКП 7 отсутствуют фиг.Зи. Выходы БК 3 деблокированы, поэтому выходы СУ 2 через схемы И 13 и 14 блока коммутации 3 подключены к основным входам ИТ 4, Напряжение на первом выходе СУ 2 равно 1, на втором выходе - О (фиг.36,в). Коммутирующий транзистор 15 открыт, коммутирующий транзистор 16 закрыт. Дополнительный транзистор 19 заперт.. Ключ 24 (фиг.1) заперт. На выходе СПП 9 сформирован уровень напряжения, соответствующий рабочему режиму (U г, ).

На выходе одновибратора 26 формируются импульсы (фиг.Зг) ty. Уровень напряжения на выходе 9 (Un, ) выбирается равным напряжению U о на резисторе 17 датчика тока 5, формируемому в момент t t при предельно допустимом значении тока в нагрузке 6 инвертора 4 (предельно допустимая перегрузка). Так, например, если при предельно допустимой перегрузке коллекторный ток транзистора 15 равен 200 мА, R,., , уровень U 0,6 В.

Напряжение на ДТ 5 при t же уровня и п, (фиг.Зе).

В момент t, tj на выходе схемы

27 формируется импульс 1 длиП.

t о НИНЕ

тельностью 2Т - t;, поступающий на С-вход триггера 25 (фиг.Зд).. Нри сравнении уровнем U р, (фиг.Зе) в момент t ,j на выходе компаратора ФИП 8 формируется импульс 1 (фиг.Зж), поступающий на D-вход триггера 25, Так как t 7 t , т.е. сигнал на D-вход триггера 25 поступает позже импульса на С-входе, D-триггер согласно алгоритму его работы остается в прежнем состоянии (ииформацяя в триггер 25 не записывается) . Напряжение на выходе ФЛС 10 (триггера 25) равно , Поэтому преобразователь остается в рабочем режиме.

Предположим, что в некоторый момент

(t, t t,)

происходит

перегрузка инвертора 4 по току, превышающая предельно допустимую величину - начало аварийного режима. Вследствие этого напр5:жение Uu на датчике тока 5 (фиг.Зе) превышает пороговый уровень Up, в момент

: t. На выходе ФЙП 8 в момент

1 (фиг.Зж)

t формируется импульс

Так как при этом импульс на D-вход триггера 25 поступает раньше, чем появляется уровень 1 на С-входе, на первом выходе ФЛС 10 формируется 1 (фиг.З). На втором выходе ФЛС 10 устанавливается уровень О, Появление 1 на четвертом входе. БК .3 деблокирует третий выход БК 3, появление О на третьем входе БК 3 блокирует БК 3 по выходам. Кроме того, появление 1 на упра вляющем входе СИП 9 открывает ключ 24, который шунтирует резистор 23„ Напряжение на выходе СКП 9 уменьшается до уров- ня и„.

Деблокирование третьего выхода БК 3 приводит к тому, что на его третьем выходе и соединенном с ним управляющем входе СКП 7 начинают формироваться импульсы, определяемые логическими уровнями сигналов на пер- вом входе БК 3 (фиг.Зи). На основных входах инвертора 4 устанавливаются нулевые уровни сигналов. Поэтому коммутирующие транзисторы 15 и 16 запираются. Лри появлении 1 на управляющем входе транзистора 19 (интервалы времени tg-t , t-,-tg) он открывается и на выходе датчика тока 5 формируются импульсы напряжения (фиг.Зе),

амплитуда которых U -, оказывается

у m

пропорциональной току В аварийном режиме

перегрузки, при равенстве

напряжения Ug на первом входе и

на втором входе, на выходе компаратора ФИЛ 8 формируются импульсы (фиг.Зж), возникающие в моменты времени t, tg интервалов ,, t,-t . (фиг.За). Длительность рмпульсов равПри этом моменты

Т - t/ , Т - t

ны U. .- , i о . t появления передних фронтов соответствующих импульсов на D-входе

10режи1585884 10

триггера 25 находятся 0

5

0

О :t t

Н

т.е.

ного интервала t соотношение времени поступления импульсов на входы ФЛС 10 остается таким же, как при возникновении аварийного режима. Поэтому на первом выходе ФЛС 10 сохраняется уровень логической 1.

Предположим, что аварийный режим оканчивается в момент времени t (фиг.За). Снижение перегрузки ниже предельно допустимого уровня приводят к ; меньшен1ю напряжения на выходе ДТ 5 (интервал tg-t ).

Сигнал на первом входе ФИП 8 становится меньше уровня U, на втором входе (фиг.бд). Поэтому момент t равенства входных напряжений при возникновении на ДТ 5 коммутационного выброса тока оказывается вне интер5

-Н - и

момент

вала 0-t,

ФИП 8 в

пульс

D-вход триггера

t Т. На выходе

t

t формируется им- (фиг.Зж), поступающий на 25.

0

5

0

5

0

5

DТак-вход

как t

7 t

Ы

позже

е. сигнал импульса

на

10

поступает на С-входе (фиг.Зд), D-триггер 25 согласно алгоритму его работы меняет состояние и на первом выходе ФЛС 10 устанавливается уровень О, на втором выходе - 1 (фиг.За). Происходит переход из аварийного режима работы преобразователя в рабочий, Появление О на четвертом входе оК 3 блокирует третий выход БК 3, на котором устанавливается уровень О . Дополнительный транзистор 19 схемы СКП 7 запирается. Кроме того, :;.апирается ключ 24. На выходе СПП 9 устанавливается уровень Un . Пояш1ение 1 на третьем входе БК 3 деблокирует БК 3 по выходам. Поэтому с выходов СУ 2 импульсы поступают на основные входы инвертора 4. На выходе ДТ 5, в области , формируется напряжение, уровень которого в интервале времени 0-t оказывается меньше Up . При сравнении U о с и„

/л- -)f° l

(.фиг.Зе) в момент t формируется импульс на выходе компаратора, ФИП 8 (фиг.Зж), поступающий на D-вход триггера 25. Так как , то по аналогии с рассмотренным случаем -2 -« преобразователь остается в рабочем режиме.

Таким образом, данное устройство JIG сравнению с известным позволяет

обеспечить надежную работу преобразователя при возникновении перегрузок и коротких замыканий независимо от их длительности. При этом имеется возможность регулировки уровня предельно допустимого тока перегрузки при превышении которого срабатывает защита преобразователя, возвращающая его в рабочий режим после уменьшения перегрузки. Формула изобретения

1. Преобразователь напряжения, с защитой от перегрузок, содержащий дву:ктактный транзисторный инвертор с трансформаторным выходом, блок коммутации с тремя входами и двумя выходами, формирователь логического сигнала режима работы с двумя входам и прямым и инверсным выходами, датчик тока, включенный в эмиттерную цепь первого транзистора инвертора, схему управления, соединенную входом с выходом задающего генератора, а двумя выходами - с первым и вторым входами блока коммутации, подсоединенного первым и вторым выходами к управляющим входам транзисторов инвертора, а также формирователь импульса перегрузки, соединенный первым входом с датчиком тока, а выходом подключенный к первому входу формирователя логического сигнала режима работы, инверсный выход которого соединен с третьим входом блока коммута

10

15

jn

5

0

5

ции, отличающийся тем, что, с целью повышения надежности преобразователя путем обеспечения защиты при перегрузках и коротких замыканиях независимо от их продолжительности, в него введены схема коммутации тока перегрузки, схема переключения порога срабатывания, блок коммутации снабжен четвертым входом и третьим вькодом, а формирователь импульса перегрузки снабжен вторым входом, причем схема коммутации тока перегрузки подключена выходными вьшодами к силовым вьшодам первого транзистора инвертора, а ее управляющий вход - к третьему выходу блока коммутации, вход схемы переключения порога срабатывания подключен к четвертому входу блока коммутации, а выход - к второму входу формирователя импульсов перегрузки, второй вход формирователя логического сигнала режима работы соединен с первым выходом схемы управления, а его прямой вькод - с четвертым входом блока коммутации.

2. Преобразователь по п.1, отличающийся тем, что схема коммутации тока перегрузки выполнена в виде последовательно соединенных резистора и дополнительного транзистора, базо§ьй вывод которого-является управляющим входом, а эмиттер- ный вывод и вывод резистора - выход- нь1ми выводами.

Изобретение относится к преобразовательной технике и может быть использовано в системах электропитания различных электронных устройств. Цель изобретения - повышение надежности преобразователя путем обеспечения защиты при перегрузках и коротких замыканиях независимо от их продолжительности. При перегрузке по току на выходе преобразователя сигнал датчика тока 5 превышает пороговый уровень на выходе схемы 9, что приводит к блокированию выходов 1 и 2 блока коммутации 3 и появлению сигналов управления на его выходе, которые коммутируют дополнительный транзистор схемы 7. Одновременно с этим происходит уменьшение порогового уровня на выходе схемы 9. В аварийном режиме сигнал с датчика тока 5, который уменьшен наличием резистора в схеме 7, сравнивается с уменьшенным пороговым уровнем на выходе схемы 9 и при наличии перегрузки через узлы 8, 10 и 3 транзисторы инвертора 4 поддерживаются в закрытом состоянии /при непрерывном контроле наличия перегрузки/. После устранения перегрузки устройство переходит в нормальный режим работы. 1 з.п. ф-лы, 3 ил.

Фиг. 2