Устройство памяти на кадр цифрового теливизионного изображения Советский патент 1990 года по МПК H04N7/18 

Изобретение относится к прикладному телевидению и может быть использовано в системах обработки и передачи изображений...

Целью изобретения является обеспечение считывания сигнала кадра цифро- вого телевизионного изображения в лю бом направлении независимо от порядка записи.

На фиг. 1 приведена структурная схема устройства памяти на кйдр цифрового телевизионного изображения; на .фиг. 2 - временные диаграммы работы входных мультипл.ексоров; на фиг. 3 - размещение цифровой телевизионной информации в блоках оперативной памяти; на фиг. 4 - временные диаграммы работы вьтходных мультиплексоров; на фиг. 5 - структурная схема блока управления и синхронизации; на фиг.6 - временные диаграммы,работы устройства

I

в режиме Запись ; на фиг. 7 - временные диаграммы работы устройства в режиме Чтение.

Устройство памяти на кадр цифрового телевизионного изоб1)ажения содержит входные мультиплексоры 1-4, входные сдвиговые регистры 5-8, входные буферные регистры 9-12, блоки 13-16 оперативной памяти, выходные мультиплексоры 17-20, выходные буферные регистры 21-24, выходные сдвиговые регистры 25-28 и блок 29 управления и синхронизации.

Устройство работает следующим образом.

В режиме Запись цифровой те леви- зионньБ сигнал поступает на входы входных мультиплексоров 1-4. При этом входную информацию в течение времени одной строки пропускает через себя лишь один из мультиплексоров, а через

остальные три мультиплексора проходит информация, хранящаяся в одном из входных сдвиговых регистров 5-8. Записанные таким образом четыре точки из четырех входных сдвиговых регистров 5-8 перезаписываются во входные буферные регистры 9-12 и затем в блоки 13- 16 оперативной памяти. Подобное включение входных мультиплексоров 1-4 ;Неизменно в течение одной строки циф- |ров.ой телевизионной информации, а при ириходе информации следующей строки происходит переключение входных мультиплексоров, и к входу устройства под ключается другой мультиплексор. Временные диаграммы работы входных мультиплексоров приведены на фиг. 2, где высоким уровнем обозначен мультиплексор, которьй в данный момент пропус- кает через себя входную информацию. Благодаря такому включению мультиплек jCopoB информация в блоках 13-16 оперативной памяти располагается таким |образом, как это показано на фиг.З, :где изображено размещение цифровой телевизионной информации в блоках 13- 16. Над каждой точкой, представляющей собой дискрет цифровой телевизионной информации, проставлен номер блока оперативной памяти, в котором данная точка записывается.. При этом четные строки соответствуют второму полю телевизионного изображения, а нечетные - первому.

Такое расположение информации в блоках 13-16 оперативной памяти, которое стало возможным благодаря переключению входных мультиплексоров 1-4 в соответствии с фиг. 2 дает возможность считывания информации (фиг.З) в любом горизонтальном или вертикалъ- ном направлении.

При любом направлении считьшания в выходные буферные регистры 21-24 поступает информация из четырех различных блоков 13-16 оперативной памяти. А это и является обязательным условием.при согласовании скорости следования телевизионной информации с медленной скоростью работы блоков 13-16 оперативной памяти.

В режиме Чтение цифровая телевизионная информация из блоков 13-16 оперативной памяти попадает на выходные сдвиговые регистры 25-28 через выходные буферные регистры 21-24 и через выходные мультиплексоры 17-20. Выходные мультиплексоры 17-20 обеспечивают необходимое направление считывания информации из блоков 13-16 оперативной памяти. Например, пусть необходимо организовать считывание из блоков 13-16 оперативной памяти таким образом, чтобы нормально записанное изображение считывать не по строкам, как оно было записано, а по колонкам, т.е. считывать сначала первые точки всех строк, затем вторые и т.д. Для этого переключение выходных мультиплексоров 17-20 необходимо осуществлять так, как это показано на фиг.4, где показаны временные диаграммы работы выходных мультиплексоров 17-20.

Все управляющие сигналы формируютс в блоке 29 управления и синхронизации (фиг. 5). В состав блока 29 управления и синхронизации входят блок 30 постоянной памяти со счетчиком 31 и дешифратором 32 команд на адресном входе, счетчик 33 точек, счетчик 34 строк с коммутатором 35 на счетных входах, мультиплексоры 36 и 37, блок 38 постоянной памяти переключения мультиплексоров, триггер 39, элемент И 40, элемент И 41. В режиме Запись через дешифратор 32 команд на блок

30поступает код команды Запись. Блок 30 формирует управляюшле сигналы в соответствии с временной диаграммой работы устройства, приведенной на фиг. 6. Разрешение на счет счетчика

31дается только во время активной части строки при отсутствии гасящих импульсов строк и полей на элементе И 40. Счетчики 33 и 34 точек и строк в режиме Запись работают в прямом счете благодаря подаче соответствующих сигналов из блока 30 и дешифратора 32 команд. Сформированный адрес

на блоки 13-16 оперативной памяти поступает из блока 29 управления и синхронизаьщи через мультиплексоры 36 и 37. А переключение входных и выходных мультиплексоров 1,2,3,4,17,18, 19,20 осуществляется выходными сигналами блока 38 постоянной памяти переключения мультиплексоров. Режим Чтение задается кодом команды, поступающим на дешифратор 32 команд. Вре менные диаграммы работы устройства в режиме Чтение приведены на фиг. 7. В режиме Чтение существует возможность прямого и обратного счета счетчиков 33 и 34. При этом адрес первой считываемой точки загружается в счетчики 33 и 34 из блока 30 постоянной

памяти, а направление счета задается кодом команды, поступающей на дешифратор 32 команд. В соответствии с этим кодом переключаются мультиплексоры 36 и 37, когда необходимо считы- вание не по строкам, а по колонкам, и этот же код команды изменяет работу блока 38 постоянной памяти переключения мультиплексоров в разных режимах считывания.

В табл. 1 приведена кодировка блока 30,

Предполагается, что работа осуществляется с кадром размером 512x512 отображаемых элементов. Начальные ад- реса для счетчика 33 и 34 точек и строк заданы в десятичном коде. Коды, поступающие с выхода дешифратора 32 команд на адресные входы блока 30, имеют следующую интерпретацию: 000 - запись информации в блоки 13-16 оперативной памяти; 001 - нормальное чтение информации из блоков 13-16 оперативной памяти, т.е, чтение в том же порядке, в котором осуществлялась запись; 010 - чтение информации в формате, повернутом относительно центра кадра на 90 по часовой стрелке; 011 - чтение информации в формате

повернутом относительно центра кадра на 180°; 100 - чтение информации в формате, повернутом относительно ценра кадра на 270°; 101 - чтение информации в формате, повернутом на 180° относительно главной диагонали кадра изображения; 110 - чтение информации в формате, повернутом на 180° относительно второй диагонали кадра изображения.

Этот же код команды из дешифратора 32 поступает на адресные входы блока 38 постоянной памяти переключения мультиплексоров.

В табл. 2 приведена кодировка блока 38.

Управляющие сигналы с выходов блока 38 поступают на входные мультиплексоры 1-4 и выходные мультиплексоры 17-20 и позволяют организовать запись цифровой телевизионной информации в блоки 13-16 оперативной памяти ,и-считыва«ие эФой инф6 рйации в одном из форматов, определяемом кодом команды/ приходящим на дешифратор 32 команд.

Кроме сигналов управления мультиплексорами блок 38 постоянной памяти доопределяет адреса блоков 13-16 оперативной памяти в соответствии с таб10

5

20

5

0

5

0

5

0

5

лицей кодировок, приведенной на фиг.9. Такое доопределение адреса вызвано необходимостью записи и считывания сразу четырех значений яркости, расположенных в различных блоках оперативной памяти по различным адресам (фиг. 3).

Таким образом, предлагаемое устройство памяти на кадр цифрового телевизионного изображения позволяет осуществлять считывание кадра цифрового телевизионного изображения в любом выбираемом направлении, независимо от порядка записи, а следовательно обеспечить поворот растра.

Фо.рмула изобретения

1. Устройство памяти на кадр цифрового телевизионного изображения, содержащее четыр е входных сдвиговых регистра, четыре входных буферных регистра, четыре блока оперативной памяти, четыре выходных сдвиговых р егист- ра и блок управления и синхронизации, при этом выход данных первого - четвертого входных сдвиговых регистров соединен соответственно с входом данных первого - четвертого буферных регистров, выход данных первого - чет- .вертого буферных регистров соединен соответственно с входом данных первого - четвертого блоков оперативной памяти, причем выход данных четвертого выходного сдвигового регистра является выходом устройства, отличающееся Tebji, что, с целью обеспечения считывания сигнала кадра цифрового телевизионного изображения в любом направлении независимо от порядка записи, введены четыре входных мультиплексора, четыре выходных мультиплексора и четыре выходных буферных регистра, при этом первые входы данных первого - четвертого входных мультиплексоров объединены между собой и являются входом данных устройства, вторые входы данных первого - четвертого.входных мультиплек соров соединены с выходом четвертого, первого, второго и третьего входных сдвиговых регистров, выходы данных .первого - третьего и соо гвётственно первого - четвертого входных сдвиговых регистров, а управляющие входы первого - четвертого входных мультиплексоров соединены соответственно с первым - четвертым управляющими выходами блока управления и синхрони10

зации, управляющие входы первого - четвертого входных сдвиговых регистров объединены между собой и подключены к пятому управляющему выходу блока управления и синхронизации, уп- 5 равляющие входы первого - четвертого входных буферных регистров объединены между собой и соединены с шестым управляющим выходом блока управления и синхронизации, адресные входы первого - четвертого блоков оперативной памяти объединены между собой и подключены к адресному выходу блока управления и синхронизации, первые управляющие входы первого - четвертого блоков оператив-ной памяти объединены между собоц и подключены соответственно к седьмому управляющему выходу блока управления и синхронизации, вторые управляющие входы первого - четвертого блоков оперативной памяти объединены между собой и подключены соответственно к восьмому управляющеt5

20

25

30

40

.- - .,

му выходу блока управления и синхро- низации, выход данных первого блока оперативной памяти соединен соответственно с первым - четвертым входами данных первого - четвертого выходных мультиплексоров, выход данных второго блока оперативной памяти соединен соответственно с первым - четвертым входами второго, третьего, четвертого и первого выходных мультиплексоров, выход данных третьего блока оперативной памяти соединен соответственно с 35 первым - четвертым входами данных третьего, четвертого, первого и второго выходных мультиплексоров, выход данных четвертого блока оперативной памяти соединен соответственно с первым - четвертым входами данных четвертого, первого, второго и третьего выходных мультиплексоров, выходы данных первого - четвертого выходных мультиплексоров соединены соответст- венно с входами данных первого - четвертого выходных буферных регистров, выходы данных которых подключены соответственно к первым входам данных первого - четвертого выходных сдвиговых регистров, второй вход данных второго выходного сдвигового регистра соединен с выходом данных первого выходного сдвигового регистра, второй вход данных третьего выходного сдвигового регистра соединен с выходом данных второго выходного сдвигового регистра, второй вход данных четвертого сдвигового регистра соединен с

45

50

55

10

5

5

0

5

0

0

5

5

0

5

выходом данных третьего выходного сдвигового регистра, управляющие входы первого - четвертого выходных мультиплексоров соединены соответственно с девятым, десятым, одиннадцатым и двенадцатым управляющими выходами блока управления и синхронизации, тринадцатый управляющий выход которого подключен к управляющим входам первого - четвертого выходных буфер- ных регистров, первые управляющие входы первого - четвертого выходных сдвиговых регистров объединены между собой и подключены к четырнадцатому управляющему выходу блока управления и синхронизации, вторые управляющие входы первого - четвертого выходных сдвиговых регистров объединены между собой и подключены к пятнадцатому управляющему выходу блока управления и синхронизации, причем первый вход блока управления и синхронизации является входом тактовых импульсов, второй вход блока управления и синхронизации является входом гасящего импульса строк, третий вход блока управления и синхронизации является входом гасящего импульса нечетных пол ей, четвертый вход блока управления и синхронизации является входом гасящего импульса четных полей, а пятый вход блока управления и синхронизации является входом кода команды,

2. Устройство по п. 1, о т л и - чающееся тем, что блок управления и синхронизации содержит два узла постоянной памяти, два мультиплексора, три счетчика, дешифратор, коммутатор, RS-триггер н два элемента И, при этом первый вход первого элемента И является первым входом блока управления и синхронизации, выход первого элемента И подключен к первому счетчику, выходы которого соединены с соответствующими входами первого узла постоянной памяти, первый адресный выход которого соединен с информационным входом второго счетчика, второй адресный выход первого узла постоянной памяти соединен с информационным входом третьего счетчика, семь выходов управления первого узла постоянной памяти является соответственно пятым, шестым, седьмым, восьмым, тринадцатым, четырнадцатым и пятнадцатым управляющими вы- ходами блока управления и синхронизации, первый и второй входы второго элемента И соединены соответственно

. с R- и S-входами RS-триггера и являются третьим и четвертым входами блока управления и синхронизации, второй вход первого элемента И подключен к входу сброса второго счетчика, перво- му входу коммутатора и является вторым входом блока управления и синхронизации, третий вход первого элемента И соединен с выходом второго элемента И и входом сброса третьего счетчика, адресный вход дешифратора является пятым входом блока управления и синхронизации, выход данных дешифратора подключен к входу данных первого узла постоянной памяти и первому входу данных второго узла постоянной памяти, первый выход управления дешифратора соединен с вторым входом коммутатора, а второй выход управления дешифратора соединен с вторым входом коммутатора, а второй выход управления дешифратора соединен с управляющими входами первого и второго мульти- .пдёксиров, синхровходы которых объе- динены и подключены к синхровходу

10

25

00002 . 10

второго узла постоянной памяти и выход RS-триггера, восьмой и девятый выходы управления первого узла постоянной памяти соединены соответственно с первым и вторым входаьш управле- ния второго счетчика, выход данных которого подключен к первым входам данных первого и второго мультиплексоров, первый и второй выходы управления коммутатора подключены соответственно первому и второму входам управления третьего счетчика, выход данных которого соединен с вторыми входами данных первого и второго мультиплексоров, восемь выходов управления второго узла постоянной памяти являются соответственно первым, вторым, третьим, четвертым, девятым, десятым, одиннадцатым и двенадцатым выходами блока управления и синхронизации, а выходы данных первого и второго мультиплексоров и второго узла постоянной памяти объединены и являются адресным выходом блока управления и синхронизации. „

Г а б л и ц а 1

15

го

Фиа1

Изобретение относится к прикладному телевидению и может быть использовано в системах обработки и передачи изображений. Целью изобретения является обеспечение считывания сигнала кадра цифрового телевизионного изображения в любом направлении независимо от порядка записи. Устройство памяти на кадр цифрового телевизионного изображения (УПКЦТИ) содержит входные мультиплексоры 1, 2,3, 4, входные сдвиговые регистры 5, 6, 7, 8, входные буферные регистры 9, 10, 11, 12, блоки оперативной памяти 13, 14, 15, 16, выходные мультиплексоры 17, 18, 19, 20, выходные буферные регистры 21, 22, 23, 24, выходные сдвиговые регистры 25, 26, 27, 28 и блок управления и синхронизации 29. УПКЦТИ позволяет, осуществляя считывание кадра в любом направлении, обеспечить поворот растра на 90, 180, 270° относительно центра кадра и на 180° относительно диагоналей кадра. 1 з.п. ф-лы, 7 ил., 2 табл.

Номер fno/ie 2поле 1пйле 2no/ie 1пол9 2полв 1пол9 2пплр строки 7о- wf

иг. 2

76 Гстрока

1600002

75Щ П

I строка X

7

Зстрош

75 строка X

5 строка

16

1 б строка X

//70/75 2/7а« //7й/7г /7i7/7 ///о/ 2по/1е } полв

6}

mSf80. f)

.г)

т 5190

д)

в)

mS200

ж)

3)

16

15

t

L.

Фиг 4