Демодулятор цифрового частотно-модулированного сигнала Советский патент 1990 года по МПК H04N9/66 

Изобретение относится к телевидению (ТВ) и может быть использовано для демодуляции цветового сигнала системы СЕКАМ, представленного в виде цифрового кода.

Цель изобретения - повышение точности демодуляции.

На чертеже представлена структурная электрическая схема демодулятора.

Устройство содержит первый 1, второй 2, третий 3 и четвертый 4 блоки умножения, первый 5, второй 6 и третий 7 фильтры низких частот (ФНЧ)„

цифровой частотно-модулированный ге- 5 лустрочной частоты), поступающий на нератор (ЦЧМГ) 8, первый 9 и второйвторой управляющий вход ЦЧМГ 8, уп10 блоки дифференцирования, первый 11равляет выбором опорной частоты в

и второй 12 квадраторы, первый 13 и второй 14 блоки суммирования, блоки

15 деления, генератор 16 управляющих 20 сигналов, регистр 17 памяти и комму- мутатор 18.

Устройство работает следующим образом.

В блоках 1 и 3 входной цифровой 25 ЧМ-сигнал S(пТ) умножается на косинусоидальную и синусоидальную составляющую комплексного сигнала несущей, которые формируются ЦЧИГ 8. После.

соответствии с последовательностью сигнала цветности в полном ТВ-сигнале

Формула изобретения

Демодулятор цифрового частотно-модулированного сигнала, содержащий последовательно соединенные первый блок умножения, первый фильтр низкой частоты (ФНЧ), второй блок умножения, первый блок суммирования и блок деления, выход которого является выхо(|ильтрации на выходах первого 5 и 0 дом устройства, а также последова- второго 6 ФНЧ образуется действитель- тельно соединенные третий блок умно- ная Р(пТ) и мнимая Q(nT) части комжения, второй ФНЧ и четвертый блок умножения, выход которого соединен с вторым входом первого блока сумплексной огибающей входного сигнгша. После дифференцирования в блоках 9

жения, второй ФНЧ и четвертый бло умножения, выход которого соедине с вторым входом первого блока сум

и 10 и соответствующего перемножения , мирования, при этом первый входы в блоках 2 и 4, на выходе блока 13 образуется сигнал

p (nT).Q(nT) - F(nT).Q (iiT),

первого.и третьего блоков умножен объединены и являются входом устр ства, первый и второй выходы цифр вого частотно- -модулированного ген

пропорциональный частоте входного

сигнала.

При этом на выходе блока 14 после возведения в квадрат в блоках 11 и 12 образуется сигнал

Р(пТ) + Q(nT),

пропорциональный модулю входного сигнала.

С выхода блока 15 снимается час- тотно-демодулированньй сигнал

„. p (nT)-Q(nT) - P(tiT). дЧпТ) F(nr) Р(пТ) + дг(пТ)

50 вход которого объединен с входом первого квадратора и соединен с выходом первого ФНЧ, второй вход второго блока умножения соединен с выходом второго блока дифференцирования, вход

При этом погрешность из-за паразитной

амплитудной модуляции полностью ском- которого объединен с входом второго

пенсирована. .квадратора и соединен с выходом втоСигнал с выхода блока 15 поступа-рогр ФНЧ, отличающийся

ет в цепь обратной связи, образован-тем, что, с целью повьшения точности

ной электронным коммутатором 18,демодуляции, в него введены последе603541

третьим ФНЧ 7 и регистром 17. Электронный коммутатор 18 срабатывает в момент прихода строчного гасящего импульса СГИ от генератора 16. Код сигнала ошибки с выхода электронного коммутатора 18 фильтруется в третьем ФНЧ 7 и записывается в регистр 17, с выхода которого подается на первый JO управляющий ЦЧМГ 8, при этом в нем осушествляется компенсация ухода частоты ЦЧМГ 8 по отношению к частоте покоя входного сигнала.

Сигнал цветовой синхронизации (посоответствии с последовательностью сигнала цветности в полном ТВ-сигнале.

Формула изобретения

Демодулятор цифрового частотно-модулированного сигнала, содержащий последовательно соединенные первый блок умножения, первый фильтр низкой частоты (ФНЧ), второй блок умножения, первый блок суммирования и блок деления, выход которого является выходом устройства, а также последова- тельно соединенные третий блок умно-

дом устройства, а также последова- тельно соединенные третий блок умно

жения, второй ФНЧ и четвертый блок умножения, выход которого соединен с вторым входом первого блока суммирования, при этом первый входы

мирования, при этом первый входы

первого.и третьего блоков умножения объединены и являются входом устройства, первый и второй выходы цифрового частотно- -модулированного генератора соединены с вторыми входами соответственно первого и третьего блоков умножения, второй вход блока деления соединен с выходом второго блока суммирования,первый и второй

входы которого соединены с выходами соответственно первого и второго квадраторов, второй вход четвертого блока умножения соединен с выходом первого блока дифференцирования,

вход которого объединен с входом первого квадратора и соединен с выходом первого ФНЧ, второй вход второго блока умножения соединен с выходом второго блока дифференцирования, вход

16035416

ЛнГ KOMNVTarop, тре-с первым управляю,пи„ входом цифровог 1 « ™ частотно-модулированного генерагенератор управляющих сигналов, пер-тора, второй управляющий вход которовьй и второй выходы которого соедине-го соединен с третьим выходом генераны с управляющими входами соответст- управляющих сигналов, при этом

венно электронного коммутатора и ре-информационный вход комму;атора соегистра памяти, выход которого соединендинен с выходом блока деления.

Изобретение относится к телевидению. Цель изобретения - повышение точности демодуляции. Устройство содержит первый, второй, третий и четвертый блоки 1 - 4 умножения, первый, второй и третий фильтры низких частот (ФНЧ) 5 - 7, цифровой частотно-модулированный генератор (ЦЧМГ) 8, первый и второй блоки 9 и 10 дифференцирования, первый и второй квадраторы 11 и 12, первый и второй блоки 13 и 14 суммирования, блок 15 деления, генератор 16 управляющих сигналов, регистр 17 памяти и электронный коммутатор 18. Выходной демодулированный цифровой сигнал с выхода блока 15 поступает на вход электронного коммутатора 18, управляемого генератором 16. Код сигнала ошибки с выхода электронного коммутатора 18 фильтруется в третьем ФНЧ 7 и записывается в регистр 17, с выхода которого подается на первый управляющий вход ЦЧМГ 8, при этом в нем осуществляется компенсация ухода частоты ЦЧМГ 8 по отношению к частоте покоя входного сигнала. 1 ил.