Цифровой вычислительный синтезатор для передачи информации Российский патент 2021 года по МПК H03L7/18 H03B19/00 

Изобретение относится к электронно-вычислительной технике и радиотехнике, предназначено для синтеза сложных частотно-модулированных сигналов и может быть использовано в адаптивных системах связи и телекоммуникациях.

Известен цифровой синтезатор частот, содержащий эталонный генератор, блок задержки, блок ПЗУ, регистр памяти, счетчик частоты, цифровой накопитель, преобразователь кодов, ЦАП, ФНЧ, счетчик с предварительной установкой и схему сравнения [1].

Наиболее близким техническим решением (прототипом) к предлагаемому является цифровой синтезатор частотно- и фазомодулированных сигналов, содержащий эталонный генератор и блок задержки, первый регистр памяти, первый цифровой накопитель, второй регистр памяти, второй цифровой накопитель, сумматор, преобразователь кодов, ЦАП, ФНЧ, третий регистр памяти, делитель с переменным коэффициентом деления, четвертый регистр памяти, третий цифровой накопитель [2].

Однако, известные цифровые синтезаторы формирует только ЛЧМ-сигнал с заданными свойствами и не позволяет формировать сложные частотно-модулированные сигналы для передачи информации.

Предлагаемый цифровой вычислительный синтезатор формирует сложный частотно-модулированный сигнал, который можно использовать в адаптивных системах связи и телекоммуникациях для передачи информационного сигнала в режиме ЛЧМ.

Достигаемый технический результат - расширение функциональных возможностей ЦВС с возможностью формирования сложных частотно-модулированных сигналов.

Технический результат достигается за счет того, что в цифровой вычислительный синтезатор для передачи информации, содержащий последовательно соединенные эталонный генератор и блок формирования и задержки; последовательно соединенные регистр памяти, реверсивный счетчик, цифровой накопитель фазы; ЦАП; выходы блока формирования и задержки подключены к тактовым входам реверсивного счетчика, цифрового накопителя фазы и ЦАП, новым является то, что введены последовательно соединенные аналого-цифровой преобразователь и ПЛИС, причем аналоговым входом ЦВС является вход АЦП, а его выходом является выход ЦАП; выход цифрового накопителя фазы подсоединен к второму входу ПЛИС, результат умножения кодов в ПЛИС будет изменяться по формуле: P1=A_j × (C_i ×T+Т²), где

Р1 - код произведения,

A_j - амплитуда сигнала,

C_i -суммарная частота сигнала,

Т - тактовый интервал,

а выход ПЛИС подключен к информационному входу ЦАП.

Цифровой вычислительный синтезатор (согласно фиг. 1) содержит эталонный генератор 1, блок формирования и задержки 2, регистр памяти 3, реверсивный счетчик с предварительной установкой 4, цифровой накопитель фазы 5, ПЛИС 6, аналого-цифровой преобразователь (АЦП) 7, цифроаналоговый преобразователь (ЦАП) 8.

Цифровой вычислительный синтезатор содержит (фиг. 1) последовательно соединенные эталонный генератор 1 и блок формирования и задержки 2; последовательно соединенные регистр памяти 3, реверсивный счетчик с предварительной установкой 4, цифровой накопитель фазы 5, первый вход ПЛИС 6; аналого-цифровой преобразователь 7, выход которого подключен к второму входу ПЛИС 6, выход которой подсоединен к информационному входу цифроаналогового преобразователя 8; выходы блока формирования и задержки подключены к тактовым входам АЦП 7, ЦАП 8, счетчика 4 и цифрового накопителя 5.

Цифровым входом цифрового вычислительного синтезатора является вход регистра памяти 3, аналоговым входом является вход АЦП 7, а его аналоговым выходом - выход ЦАП 8.

Цифровой вычислительный синтезатор работает следующим образом.

Эталонный генератор 1 формирует синусоидальный сигнал опорной частоты, из которого в блоке формирования и задержки 2 формируются последовательности тактовых импульсов формы «меандр», служащие для синхронизации работы основных узлов цифрового синтезатора: реверсивного счетчика, цифрового накопителя фазы и ЦАП.

Пусть в момент t₀ на вход регистра памяти 3 поступает код начальной частоты C_i.

В момент времени t₁ код C_i из регистра памяти 3 записывается в реверсивный счетчик 4, а далее в цифровой накопитель фазы 5 и поступает на первый вход ПЛИС 6, а код A_j с выхода АЦП 7 поступает на второй вход ПЛИС 6.

В реверсивном счетчике 4 выходной код изменяется по формуле

В цифровом накопителе фазы 5 результат суммирования будет описываться формулой

Далее, с каждым последующим тактовым импульсом, начиная с момента t₃ результат в ПЛИС 6 будет изменяться по формуле:

Затем код произведения Р1 подается на ЦАП 8, где формируется «ступенчатый» частотно-модулированный сигнал, описываемый формулой:

где U₀=A_j - амплитуда сигнала,

Δt=Т - тактовый интервал,

ƒ_Σ = C_i - суммарная частота сигнала,

ƒ'- скорость изменения частоты ЛЧМ сигнала.

Таким образом, данный ЦВС обеспечивает возможность передачи информационного сообщения в режиме ЛЧМ.

Литература

1. Патент РФ №2204197. МПК H03L 7/18. Цифровой синтезатор частотно-модулированных сигналов / Рябов И.В., Рябов В.И. Заявл. 06.04.2001. Опубл. 10.05.2003. Бюл. №13. - 6 с.

2. Патент РФ №2358384. МПК H03L 7/18. Цифровой синтезатор частотно- и фазомодулированных сигналов/ Рябов И.В., Юрьев П.М. Заявл.. 31.05.2007. Опубл. 10.12.2008. Бюл. №16. -7 с. (прототип).

Изобретение относится к электронно-вычислительной технике и радиотехнике, предназначено для синтеза сложных частотно-модулированных сигналов и может быть использовано в адаптивных системах связи и телекоммуникациях. Достигаемый технический результат – расширение функциональных возможностей цифровых вычислительных синтезаторов при формировании сложных частотно-модулированных сигналов. Цифровой вычислительный синтезатор содержит эталонный генератор 1, блок формирования и задержки 2, регистр памяти 3, реверсивный счетчик с предварительной установкой 4, цифровой накопитель фазы 5, ПЛИС 6, аналого-цифровой преобразователь (АЦП) 7, цифроаналоговый преобразователь (ЦАП) 8. Цифровым входом цифрового вычислительного синтезатора является вход регистра памяти, аналоговым входом является вход АЦП, а его аналоговым выходом – выход ЦАП. 1 ил.

Цифровой вычислительный синтезатор для передачи информации, содержащий последовательно соединенные эталонный генератор и блок формирования и задержки; последовательно соединенные регистр памяти, реверсивный счетчик, цифровой накопитель фазы; ЦАП; выходы блока формирования и задержки подключены к тактовым входам реверсивного счетчика, цифрового накопителя фазы и ЦАП, отличающийся тем, что введены последовательно соединенные аналого-цифровой преобразователь и ПЛИС, причем аналоговым входом ЦВС является вход АЦП, а его выходом является выход ЦАП; выход цифрового накопителя фазы подсоединен к второму входу ПЛИС, результат умножения кодов в ПЛИС будет изменяться по формуле: P1 = A_j × (C_i × T + Т²), где

Р1 - код произведения,

A_j - амплитуда сигнала,

C_i - суммарная частота сигнала,

Т - тактовый интервал,

а выход ПЛИС подключен к информационному входу ЦАП.