Цифровой синтезатор фазоманипулированных сигналов Российский патент 2019 года по МПК H03L7/18 

Изобретение относится к электронно-вычислительной технике и радиотехнике, предназначено для синтеза сложных двухчастотных частотно-модулированных двухчастотных сигналов и может быть использовано в системах радиолокации и связи.

Известны цифровой синтезатор частот, содержащий эталонный генератор, блок задержки, первый блок ПЗУ, первый цифровой накопитель, второй регистр памяти, второй цифровой накопитель, преобразователь кодов, ЦАП, ФНЧ, второй блок ПЗУ и счетчик с предварительной установкой [1].

Наиболее близким техническим решением (прототипом) к предлагаемому является цифровые синтезаторы частотно-модулированных сигналов, содержащие эталонный генератор и блок задержки, блок постоянного запоминания, регистр памяти, делитель с переменным коэффициентом деления, цифровой накопитель, преобразователь кодов, ЦАП, ФНЧ, ждущий мультивибратор, реверсивный счетчик с предварительной установкой, схему сравнения [2].

Однако, известные цифровые вычислительные синтезаторы не обеспечивают формирование фазоманипулированных сигналов.

Достигаемый технический результат – возможность формирования сложных частотно-модулированных и фазоманипулированных сигналов – достигается за счет того, что в Цифровой синтезатор фазоманипулированных сигналов, содержащий последовательно соединенные эталонный генератор и блок формирования и задержки; последовательно соединенные первый регистр памяти, цифровой накопитель частоты, цифровой накопитель фазы, первый вход сумматора; последовательно соединенные преобразователь кодов, цифроаналоговый преобразователь и ФНЧ, причем выход ФНЧ является аналоговым выходом цифрового синтезатора; последовательно соединенные второй регистр памяти и делитель с переменным коэффициентом деления; третий регистр памяти, выход которого подключен к второму входу сумматора; выходы блока формирования и задержки подключены с тактовым входам делителя с переменным коэффициентом деления, цифрового накопителя фазы и цифроаналогового преобразователя; выход делителя с переменным коэффициентом деления подключен к тактовому входу цифрового накопителя частоты; входами цифрового синтезатора являются входы первого, второго и третьего регистров памяти, причем новым является то, что введен мультиплексор; при этом выход цифрового накопителя фазы подключен к первому входу мультиплексора, а выход сумматора подсоединен к второму входу мультиплексора; выход мультиплексора подключен к входу преобразователя кодов, а входом цифрового синтезатора является управляющий вход мультиплексора.

Цифровой синтезатор фазоманипулированных сигналов содержит (фиг.1) эталонный генератор 1, блок формирования и задержки 2, первый регистр памяти 3, цифровой накопитель частоты 4, цифровой накопитель фазы 5, сумматор 6, мультиплексор 7, преобразователь кодов 8, цифроаналоговый преобразователь (ЦАП) 9, фильтр низких частот 10, второй регистр памяти 11, делитель с переменным коэффициентом деления 12, третий регистр памяти 13.

Цифровой синтезатор фазоманипулированных сигналов (фиг. 1) содержит последовательно соединенные эталонный генератор 1, блок формирования и задержки 2; последовательно соединенные первый регистр памяти 3, цифровой накопитель частоты 4, цифровой накопитель фазы 5, первый вход сумматора 6; последовательно соединенные второй регистр памяти 11 и делитель с переменным коэффициентом деления, выход которого подсоединен к тактовому входу цифрового накопителя частоты; третий регистр памяти 13, выход которого подключен к второму входу сумматора; мультиплексор 7, на первый вход которого подается сигнал с выхода цифрового накопителя фазы, а на второй вход – с выхода сумматора; последовательно соединенные мультиплексор 7, преобразователь кодов 8, цифроаналоговый преобразователь 9, фильтр нижних частот 10; выходы блока формирования и задержки 2 подключены к тактовым входам делителя с переменным коэффициентом деления 12, цифрового накопителя фазы 5 и ЦАП 9; цифровыми входами цифрового вычислительного синтезатора являются входы первого, второго и третьего регистров памяти и управляющий вход мультиплексора, а его аналоговым выходом – выход ФНЧ.

Цифровой синтезатор работает следующим образом.

Эталонный генератор 1 формирует синусоидальный сигнал опорной частоты, из которого в блоке формирования и задержки 2 формируются последовательности тактовых импульсов формы «меандр», служащие для синхронизации работы основных узлов цифрового синтезатора: делителя с переменным коэффициентом деления, цифрового накопителя фазы и ЦАП.

Пусть в момент t₀ на вход первого регистра памяти 3 поступает код начальной частоты C_i, на вход второго регистра памяти – код D_k, а на вход второго третьего регистра памяти 13 – код B_j.

В момент времени t₁ код C_i из первого регистра памяти 3 записывается в цифровой накопитель частоты 4, код – в делитель с переменным коэффициентом деления, а код B_j из третьего регистра памяти 13 поступает на вход сумматора 6.

Далее, с каждым последующим тактовым импульсом, начиная с момента t_2, результат суммирования в цифровом накопителе частоты 4 будет изменяться по формуле:

S1 = C_i + T, (1)

где T – номер тактового импульса.

Результат суммирования в цифровом накопителе фазы 5 будет изменяться по формуле:

S2 = (C_i + T)×T/D_k. (2)

А результат в сумматоре 6 будет изменяться по формуле:

S3 = C_i×T+ T²/D_k + B_j (3)

Далее результаты суммирования S2 и S3 поступают на соответствующие входы мультиплексора 7.

Если код управления мультиплексора 7 равен К=0, то на вход преобразователя кодов 9 поступает код S3 с выхода цифрового накопителя фазы 5, а если код управления мультиплексора 7 равен К=1, то на вход преобразователя кодов 10 поступает код S2 с выхода сумматора 6.

Затем коды синуса подается на ЦАП 9, где формируется «ступенчатый» частотно-модулированный сигнал, описываемый формулой:

u_c(t) = U₀ sin [(2πf₁ t + πf ` t²) + φ_j], (5)

где U₀ – амплитуда сигнала,

∆t = T – тактовый интервал,

φ_j – фаза сигнала,

1/D_k = f ` – скорость изменения частоты цифрового вычислительного синтезатора.

Таким образом, изменяя код управления мультиплексора К, можно формировать фазоманипулированный сигнал, приращением фазы которого можно управлять, изменяя код B_j.

К достоинствам предложенного цифрового синтезатора можно отнести: высокую скорость перестройки частоты, быструю смену фазы при формировании сложных ЧМ сигналов.

Литература

1. Патент РФ № 2058659. МКИ H03B 19/00. Цифровой синтезатор частот / Рябов И.В., Фищенко П.А. Заявл. 23.09.1993. Опубл. 20.04.1996. Бюл. № 11. – 6 с.

2. Патент РФ № 2204197. МПК H03L 7/18. Цифровой синтезатор частотно- модулированных сигналов/ Рябов И.В., Рябов И.В. Заявл..06.04.2001. Опубл. 10.05.2003. Бюл. № 13. – 5 с. (прототип).

Изобретение относится к электронно-вычислительной технике и радиотехнике, предназначено для синтеза частотно-модулированных и фазоманипулированных сигналов и может быть использовано в системах радиолокации и связи. Технический результат заключается в возможности синтеза фазоманипулированных сигналов. Цифровой синтезатор фазоманипулированных сигналов содержит эталонный генератор 1, блок формирования и задержки 2, первый регистр памяти 3, цифровой накопитель частоты 4, цифровой накопитель фазы 5, сумматор 6, мультиплексор 7, преобразователь кодов 8, цифроаналоговый преобразователь (ЦАП) 9, фильтр низких частот 10, второй регистр памяти 11, делитель с переменным коэффициентом деления 12, третий регистр памяти 13. Цифровыми входами цифрового синтезатора являются входы первого, второго и третьего регистров памяти и управляющий вход мультиплексора, а его аналоговым выходом – выход ФНЧ. 1 ил.

Цифровой синтезатор фазоманипулированных сигналов, содержащий последовательно соединенные эталонный генератор и блок формирования и задержки; последовательно соединенные первый регистр памяти, цифровой накопитель частоты, цифровой накопитель фазы, первый вход сумматора; последовательно соединенные преобразователь кодов, цифроаналоговый преобразователь и ФНЧ, причем выход ФНЧ является аналоговым выходом цифрового синтезатора; последовательно соединенные второй регистр памяти и делитель с переменным коэффициентом деления; третий регистр памяти, выход которого подключен ко второму входу сумматора; выходы блока формирования и задержки подключены с тактовым входам делителя с переменным коэффициентом деления, цифрового накопителя фазы и цифроаналогового преобразователя; выход делителя с переменным коэффициентом деления подключен к тактовому входу цифрового накопителя частоты; входами цифрового синтезатора являются входы первого, второго и третьего регистров памяти, отличающийся тем, что введен мультиплексор; при этом выход цифрового накопителя фазы подключен к первому входу мультиплексора, а выход сумматора подсоединен ко второму входу мультиплексора; выход мультиплексора подключен к входу преобразователя кодов, а входом цифрового синтезатора является управляющий вход мультиплексора.