Устройство для обработки многотоновых изображений Советский патент 1990 года по МПК G06T3/00 

(21) (22) (46) (71)

тики

(72)

и А.

(53)

(56)

№

1986

А

№ 14

1

4468870/24-24 01.08.88

23.11.90. Бюл. Р 43 Институт технической киберне- АН БССР

Е.В. Чернухо, И.П. Кудерко I. Лакерник 681.325 (088.8) Авторское свидетельство СССР 14, кл. G 06 F 7/548, 15/66,

зторское свидетельство СССР )5820, кп. -С 06 F 15/66, 18. 12.87.

(54)

тоно

(57

УСТРОЙСТВО ДЛЯ ОБРАБОТКИ МНОГО- ЫХ ИЗОБРАЖЕНИЙ -Изобретение относится к вычислительной технике и автоматизированной обработке изображений. Цель изобретения - повьшение точности работы устройства за счет определения принадлежности точек, попавших на границу областей принадлежности интерполированному узлу растрового квадрата при выполнении линейных преобразований изображения. Цель изобретения достигается за счет введения дополнительного сумматора, коммутатора и анализатора, что позволяет аппаратным спо- собом в случае попадания узла в среднюю зону яркость узла нового растра вычислять как среднее от всех четьфех яркостей старых узлов растрового квадрата. 3 ил.

Изобретение относится к вычислительной технике и автоматизированной обработке изображений. Цель изобретения - повышение точности работы устройства за счет определения принадлежности точек, попавших на границу областей принадлежности интерполированному узлу растрового квадрата при выполнении линейных преобразований изображения. Цель изобретения достигается за счет введения дополнительного сумматора, коммутатора и анализатора, что позволяет аппаратным способом в случае попадания узла в среднюю зону яркость узла нового растра вычислять как среднее от всех четырех яркостей старых узлов растрового квадрата. 3 ил.

И:

телы

-сраС

йог

iciorc

юбретение относится к вычисли-, ой технике и автоматизированной отке изображений и может быть о ьзовано в системах обработки

тоновых изображений. Ц4ль изобретения - повьппение точв работе устройства за счет еления. принадлежности точек, пона границу областей .принадлежности интерполированному узлу

о квадрата при вьлолнении линейных преобразований изображения. фиг.1 изображена блок-схема

устройства; на фиг.2 - блока управления; на фиг.З - анализатора.

Устройство содержит блок 1 памяти, блок 2 управления, блок 3 контроля (раст|ровый графический дисплей), комHOCTF

опре; павших

На

предг агаемого; схема схема

мутаторы 4 и 5, умножители 6 и 7, накапливающие сумматоры 8 и 9, блоки 10 и 11 сравнения , регистры 12 и 13, блоки 14 и 15 буферной памяти, сумматор 16, коммутатор 17 и анализатор 18, триггер 19, генератор 20, счетчики 21 и 22,узел 23 постоянной, памяти, триггер 24, элементы И 25 и 26, элемент ИЛИ 27, блоки 28 и 29 вы- читания, сумматор 30, блок 31 срав- нения.

Устройство работает следующим образом.

Устройство позволяет выполнять линейные преобразования над многото-, новьвот изображениями, такие как поворот, сдвиг, изменение масштаба и т.п., согласно выражению

О5 О 00

о: х

00

CM Y

CM 1

где

X,

X

образования;

( - координаты элемента выходного изображения ;

ц а координаты элемента исходного изображения;

см CfA величина сдвига координат исходного изображения.

Вопрос о принадлежности точек, попавших на границу областей принадлеж типа. В результате этого значения величины сдвига координат исходног изображения и Y поступают со ветственно через коммутаторы 4 и на входы накапливающих сумматоров

10 Д по сигналу с выхода г узл 23 постоянной памяти блока 2 управ ния осуществляется вычисление сумм

ХСЛА

YCM О соответственно.

t5

При поступлении следующего импульса на счетчик 21 по адресу 10 управляющему сигналу с узла 23 пос янной памяти блока 2 управления пр исходит считывание с блоков .14 и 1 буферной памяти значений коэффицие

ностей в результате, выполнения линей- 20 22- Одновременно с этим

ных преобразований, решается в зависимости от выполнения следующего условия:

АВ5(к)-0,5 + ABS(y) - 0,5 25

где 8 - величина, значение которой устанавливает границу области вычисления интерполированной точки. При вьшолнении неравенства значение изоб- Q ражения в искомой точке определяется как среднее значение четырех сосед-; них точек исходного изображения.

В исходном состоянии все блоки устройства находятся в нулевом состоянии. При этом единичный сигнал с инверсного выкода триггера 19 блока 2 управления разрещает запись массива данных исходного изображения в блок 1 памяти и запись со ответственно в блоки 14 и 15 буферной памяти значений коэффициентов линейного преобразона управляющие входы коммутаторов 4 и 5 поступает код 01 с выхода в узл 23 постоянной памяти. Значения коэф фициентов К , и К поступают соответственно на входы множителя умнож телей 6 и 7, на входы множимого кот рых поступают с выхода счетчика 22 блока 2 управления значения координат Ху и YU . По сигналу с выхода б узла 23 постоянной памяти в з множит лях определяются соответственно про изведения К 4 и , которые поступив на входы коммутаторов 4 и далее поступают на входы накапливающих сумматоров 9 и 8, где по сигна 35 лу с выхода г узла 23 постоянной па мяти определяются соответственно

40

вания Хс„, К , К,,,и Ycд,, К, К

ггIt -С/И Ki. 12

По сигналу Пуск, поступающему из управляющей ЭВМ на вход триггера 19 блока 2, последний устанавливается в единичное состояние. Сигнал с единичного выхода триггера 19 поступает на- вход элемента И 25, чем разрешается прохождение тактовых импульсов с генератора 20 на счетчик 21, в зависимости от состояния которого фор-; мируются управляющие сигналы 23 постоянной памяти.

По первому тактирующему импульсу,

поступающему на вход счетчика 21, на выходе а узла 23 постоянной памяти

блока 2 управления устанавливается код 01 и сигнал Считывание, кото- ,

45

суммы ,и Y,+ ,

Далее по адресу 11 и сигналу Сч тывание с выхода а узла 23 постоян ной памяти с блоков 14 и 15 соответ ственно поступают на входы множител умножителей 6 и 7 значения коэффици тов К2 и Одновременно с этим

на управляющие входы коммутаторов 4 и 5 поступает код 10с выхода в узла 23 постоянной памяти. По сигналу с выхода б узла 23 в умножителях 6 и 7 50 определяются значения произведений

. При этом значение

55

произведения с умножителя 6 поступает на вход коммутатора 5, а с умножи теля 7 поступает на вход коммутатора 4. Далее значения произведений посту пают соответственно на входы накапливающих сумматоров 8 и 9, где по сигналу с выхода г узла 23 постоянной памяти вычисляются соответственн

08698 л

рые поступают на блоки 14 и 15 буферной памяти, представляющие собой запоминающие устройства регистрового

типа. В результате этого значения величины сдвига координат исходного изображения и Y поступают соответственно через коммутаторы 4 и 5 на входы накапливающих сумматоров 9

10 Д по сигналу с выхода г узла 23 постоянной памяти блока 2 управления осуществляется вычисление сумм

ХСЛА

YCM О соответственно.

t5

При поступлении следующего импульса на счетчик 21 по адресу 10 и управляющему сигналу с узла 23 постоянной памяти блока 2 управления происходит считывание с блоков .14 и 15 буферной памяти значений коэффициен20 22- Одновременно с этим

22- Одновременно с этим

на управляющие входы коммутаторов 4 и 5 поступает код 01 с выхода в узла 23 постоянной памяти. Значения коэф-i фициентов К , и К поступают соответственно на входы множителя умножителей 6 и 7, на входы множимого которых поступают с выхода счетчика 22 блока 2 управления значения координат Ху и YU . По сигналу с выхода б узла 23 постоянной памяти в з множите- лях определяются соответственно произведения К 4 и , которые поступив на входы коммутаторов 4 и 5 далее поступают на входы накапливающих сумматоров 9 и 8, где по сигна- у с выхода г узла 23 постоянной паяти определяются соответственно

суммы ,и Y,+ ,

40

45

Далее по адресу 11 и сигналу Считывание с выхода а узла 23 постоянной памяти с блоков 14 и 15 соответственно поступают на входы множителя умножителей 6 и 7 значения коэффициентов К2 и Одновременно с этим

на управляющие входы коммутаторов 4 и 5 поступает код 10с выхода в узла 23 постоянной памяти. По сигналу с выхода б узла 23 в умножителях 6 и 7 50 определяются значения произведений

. При этом значение

5

произведения с умножителя 6 поступаf ет на вход коммутатора 5, а с умножителя 7 поступает на вход коммутатора 4. Далее значения произведений поступают соответственно на входы накапливающих сумматоров 8 и 9, где по сигналу с выхода г узла 23 постоянной памяти вычисляются соответственно

гения сумм Y - К.- X „ + К

эна

см , ты,

х

на выпЬлнены

cootBeTCTByroi4He цельна значениям

Y, поступают соответственно входы регистров 12 и 13, которые

на реверсивных счетчиках предварительной записью. При этом

часть полученных значений гупает соответственно на входы шзатора 18, а значения старшего

дробной части значений Х кроме того поступают соответст -;

на входы блоков 10 и 11 срав- В анализаторе 18 осуществляет- нализ дробной части значений Х

дрорная пос а на.

разряда и Y. BeHho ненщя ся и YV

Го

блога пост

ВЫЧР

СОО1ветственно АВ5(к

аст

ие

,5.

ато

еннс

ов

оду

ой и 9 т.е. енно

см

4,ц + . -Полученные результасигналу с двенадцатого выхода 2 управления (выход узла 23 оянной памяти) в блоках 28 и 29 тания анализатора 18 определяются

значения разности :#) - 0,5 и ABS(y) - 0,5. Затем пол1|ченные значения разностей по сигкалу с тринадцатого выхода блока управления суммируются в сумматоре Результат суммы поступает в блок с равнения, где по сигналу с четьфвыхода блока 2 управления ествляется сравнение полученного

S с const 0,25. В|эзможны два случая.

Значение 0,25. В этом слу- григгер 24 блока 2 управления 1няет исходное состояние и по шу .с выхода д узла 23 постоян- иамяти осуществляется сравнение

старшего разряда дробной час- полученных значений У„ с - 0,5 в блоках 10 и 11 сравне- В результате сравнения на вы- : блоков 10 и 11 сравнения ус- (ливаются нулевые сигналы, .если старшего разряда дробной

16D8

15

20

2

31

надхфтого

осущ

результата

1

чае

с охр

сигн.

ной

значений

ти

cons;

ия.

од аз

ана

нач ния

25

30

35

40

Х и Y меньше 0,5, и единичсигналы, если значения больше Соответствующие сигналы резуль- сравнения поступают соответст- на четвертые входы коммутато- и 5, которые по управляющему 11 пропускают сигналы на входы акапливающих сумматоров 9 и 8. По игналу с выхода г узла 23 постоян- п|амяти в накапливающих сумматорах уточняются значения Х: У, прибавляется О и 1). Одновре- с этим на управляющий вход ком- утат зра 17с выхода и узла 23 пос- ояннэй памяти поступает код 01, кото4550 55 б

а6D8698

рьй разрешает прохождение информации с первого информационного входа на :- вход блока 3 контроля. По сигналу е узла 23 постоянной памяти блока 2 управления значения координат элемента выходного изображения записываются в регистры 12 и 13, с выходов которых поступают на адресный вход блока 1 памяти. Одновременно с этим с второго выхода блока 2 управления (первый выход узла 23 постоянной памяти) на блок 1 памяти поступает сигнал Чтение. В результате этого в память блока 3 контроля через коммутатор 17 по адресу Х,, Y записывается содержимое ячейки блока 1 памяти с координатами Х,- Y и на экране дисплея отображается информация, содержащаяся в ячейке памяти блока 1 памяти с

10

15

20

25

координатами Х Y.

При поступлении очередного тактирующего импульса на вход счетчика 21 блока 2 управления последний обнуляется, в результате чего сигналом с выхода ж узла 23 постоянной памяти накапливаюш е сумматоры 8 и 9 устй-. навливаются в О. Сигнал с выхода переноса счетчика 21 поступает че- 30 рез элемент И 26 и элемент ИЛИ 27 на вход счетчика 22, на выходе которого устанавливается значение координат следующего элемента исходного изображения .

35

0

15

содержимое регистра 12 увеличивается на единицу, при этом на адресный вход блока 1 памяти поступает сигнал Чтение. В результате этого содержимое а ячейки памяти блока 1 памяти с координатами Х, Y, поступает в накапливающий сумматор 16, где по сигналу ; с выхода 3 узла 23 постоянной памяти суммируется со значением а.. .

Далее по сигналу с выхода м узла 23 постоянной памяти содержимое регистра 13 увеличивается на единицу и поступает на адресный вход блока 1 ; памяти как координаты Х. ,

Аналогично описанному определяется сумма ад, + а + а, где а - содержимое указанной ячейки.

По сигналу с выхода л узла 23 постоянной памяти содержимое регистра 12 уменьшается на единицу.Таким образом, из блока 1 памяти считывается содержимое а ячейки памяти блока 1 памяти с координатами Х., У и поступает в накапливающий i сумматор 16, где определяется сумма а + а + а + а . Значения получен-; ной суммы поступает на второй вход коммутатора 17 со сдвигом на два разряда, что соответствует делению 30 на 4, Поступившие сигналы Яо с выхода и узла 23 постоянной памяти на управляющий вход коммутатора 1,7 разрешают прохождение значения элемента изображения на вход блока 3 контроля, 35 в результате чего на экране дисплея отображается вычисленное значение элемента с координатами Х, Y.

При поступлении очередного такти1608698S

го массива данных исходного изображения.

20

25

Формула изобретения

Устройство для обработки многото- новых изображений, содержащее блок памяти, информационный вход которого является первым информационным входом устройства, блок управления, блок v контроля, два коммутатора, два умножителя, два накапливающих сумматора, два блока сравнения, два регистра и два блока буферной памяти, информационный выход первого блока буферной памяти соединен с первым информационным входом первого коммутатора и входом множителя первого умножителя, выход которого соединен с вторым информационным входом первого коммутатора

и -первым информационным входом второго коммутатора, выход которого соединен с информационным входом первого накапливающего сумматора, выход которого соединен с информационным входом первого регистра и первым информационным входом первого блока сравнения, выход которого соединен с вторым информационным входом второго коммутатора, выход второго блока буферной памяти соединен с третьим информационным входом второго коммутатора и входом множителя второго умножителя, выход которого соединен с четвертым информационным входом : второго коммутатора и третьим информационным входом первого коммутатора, выход которого соединен с инфоррующего импульса с выхода узла 23 мационньм входом второго накаплива45

тоянной памяти триггер :24 и счетчик 21 устанавливаются в исходное состояние, а содержимое .ч четчнка 22 увеличивается на единицу, в результате этого сигналом с выхода ж узла 23 постоянной памяти накапливающие сумматоры 8, 9 и 16 обнуляются.

После обработки значений координат последнего элемента , исходного изоб- рАжения счетчик 22 обнуляется, а сиг-, нал с его выхода переноса поступает на вход сброса триггера 19. В результате этого последний устанавливается в нулевое состояние, при этом запрещается прохождение тактовых импуль-с сов с генератора 20 через элемент

И 25 на счетчик 21. Таким образом,

устройство переходит в исходное состояние и готово для обработки следующе50

ющего сумматора, выход которого сое.динен с информационным входом второ го регистра и первым информационным входом второго блока сравнения, выход которого соединен с четвертым информационным входом первого коммутатора, выходы первого и второго регистров соединены с адресным входом блока памяти, первый выход блока управления соединен с входами множимого первого и второго умножителей и первым входом блока контроля, второй выход блока управления соединен входом записи-чтения блока памяти, третий выход блока управления соединен с входами записи-считьгоания первого и второго блоков буферной памяти, четвертый выход блока управ- ления соединен с синхровходами пер

0 5

0

5

Формула изобретения

Устройство для обработки многото- новых изображений, содержащее блок памяти, информационный вход которого является первым информационным входом устройства, блок управления, блок v контроля, два коммутатора, два умножителя, два накапливающих сумматора, два блока сравнения, два регистра и два блока буферной памяти, информационный выход первого блока буферной памяти соединен с первым информационным входом первого коммутатора и входом множителя первого умножителя, выход которого соединен с вторым информационным входом первого коммутатора

и -первым информационным входом второго коммутатора, выход которого соединен с информационным входом первого накапливающего сумматора, выход которого соединен с информационным входом первого регистра и первым информационным входом первого блока сравнения, выход которого соединен с вторым информационным входом второго коммутатора, выход второго блока буферной памяти соединен с третьим информационным входом второго коммутатора и входом множителя второго умножителя, выход которого соединен с четвертым информационным входом : второго коммутатора и третьим информационным входом первого коммутатора, выход которого соединен с инфор

ющего сумматора, выход которого сое.Гл динен с информационным входом второго регистра и первым информационным входом второго блока сравнения, выход которого соединен с четвертым информационным входом первого коммутатора, выходы первого и второго регистров соединены с адресным входом блока памяти, первый выход блока управления соединен с входами множимого первого и второго умножителей и первым входом блока контроля, второй выход блока управления соединен с входом записи-чтения блока памяти, третий выход блока управления соединен с входами записи-считьгоания первого и второго блоков буферной памяти, четвертый выход блока управ- ления соединен с синхровходами пер

вЬго и второго умножителей, пятьй вы- X вд блока управления соединен с уп- р1ВЛЯЮЩИМИ входами первого и второ- г 5 коммутаторов, шестой выход блока у1равления подключен к синхровхо- д1М накапливающих сумматоров, седьмой в .код блока управления соединен с ошхровходами первого и второго блоков сравнения, восьмой выход блока управления соединен с входами записи первого и второго регистров, девятый В1.1ХОД блока управления подключен

входам установки в О накапливающих сумматоров, входы величины точнос T.I линейных преобразований устройства подклю ены соответственно к вто- PIM информационным входам первого и в орого блоков сравнения, первый вход 6JroKa управления является входом пуска устройства, информационные входы первого и второго блоков буферной

п.

.мяти являются вторым информацион-. ним входом устройства, отличающееся тем, что, с целью повы- щ(;ния точности в работе устройства, О1;О содержит третий сумматор, третий коммутатор, анализатор, причем вы

10

г

20

5

ход блока памяти соединен с первым информационным входом третьего ком- мутатора и с информационным входом третьего сумматора, выход которого соединен с вторым информационные входом третьего коммутатора, выход которого соединен с вторым входом блока контроля, первый и второй входы анализатора подключены соответственно к выходам первого и второго накапливающих сумматоров, а выход соединен с вторым входом блока управления, десятый и одиннадцатый выходы Koijoporo соответственно соединены с синхровходом третьего накапливающего сумматора и управляющим входом третьего коммутатора, двенадцатый, тринадцатый и четырнадцатый выходы блока управления соединены соответственно с третьим, четвертым и пятым входами анализатора, пятнадцатый, шестнадцатый и семнадцатый выходы блока управления соединены соответственно с вторым и третьим управляющими входами -первого регистра и вто- рьм управляющим входом второго ре- гистра.

щтг

ФигЗ

Составитель Е. Чепин

Редактор Н. Тупица Техред А.Кравчук Корректор Э . Лончакова

Заказ 3619

Тираж 568

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат Патент, г. Ужгород, ул. Гагарина, 101

Подписное