Устройство для цифровой записи воспроизведения речевой информации Советский патент 1990 года по МПК G11B20/00 

Изобретение относится к накоплеию информации, а именно к устройстам для цифровой записи-воспроизвеения речевой информации.

Целью изобретения является снижеие погрешности записи-воспроизвеения речевой информации.

На фиг. 1 и 2 приведена структурная схема устройства для цифровой JQ записи-воспроизведения речевой информации.

Устройство для цифровой записи- эоспроизведения речевой информации Ьодержит дельта-модулятор-демодулятор $ 1, подключенный первым аналоговым входом к входной шине 2, синхронизирующим входом - к шине 3 синхрони- Ьации, аналоговым входом - к входу первого ключевого элемента 4, под- 20 Соединенного управляющим входом к щине 5 управления и выходом через последовательно соединенные фильтр о нижних частот и усилитель 7 к выводной шине 8. Дельта-модулятор-де- 25 Модулятор 1 подключен цифровым выходом через первый элемент К9 к входу первого блока 10 памяти, подключенного первым выходом к первому входу Первого мультиплексора 11, соединен- ,Q ного вторым входом через генератор 12 кода паузы с шиной 3 синхронизации, управляющим входом - с выходом счетного триггера 13 и выходом с первым входом второго мультиплексора 14, „ Подключенного вторым входом к цифровому выходу дельта-модулятора-демо- улятора 1, управляющим входом - к пине 5 управления и выходом к цифровому входу дельта-модулятора-демоду- Q лятора 1. Устройство также содержит второй блок 15 памяти, второй ключевой элемент 16, третий мультиплексор 17, с первого по пятый элементы ИЛИ 18т22, с первого по третий счетчики , 23-25, формирователь 26 порогового напряжения, компаратор 27, с первого по третий инверторы 28-30„ с второго по восьмой элементы И 31-37, первый 38 и второй 39 формирователи импульсов и третий блок 40 памяти. При этом формирователь 26 порогового напряжения подключен выходом к первому входу компаратора 27, соединенного вторым входом с управляющим входом дельта-модулятора-демодулятора 1 и выходом с первым входом элемента И 31, подсоединенного вторым входом к соединенным между собой соответст50

0

вующему входу первого элемента И 9 и выходу первого инвертора 28 подключенного входом к управляющей ыине 5, первому входу четвертого элемента И 33, первому входу шестого элемента И 35, управляющему входу третьего блока 40 памяти и через второй инвертор 29 к соединенным между собой первым входам третьего, пятого и седьмого элементов И 32, 34 и 36 и к входу первого формирователя 38 импульсов. Первый формирователь 38 импульсов подсоединен выходом к соединенным между собой установочному входу счетного триггера 13 и первому входу третьего элемента ИЛИ 20, подключенного вторым входом к выходу второго ключевого элемента 16 и первому входу второго элемента ИЛИ 19 и выходом к установочным входам второго и третьего счетчиков 24 и 25, соединенных выходами с адресными входами первого 10 и второго 15 блоков памяти и входами с выходами соответственно восьмого элемента И 37 и четвертого элемента ИЛИ 21. Четвертый элемент ИЛИ 21 подключен первым входом к соединенным между собой входу разрешения первого счетчика 23, соединенного установочным входом с выходом второго элемента ИЛИ 19, входами и выходами - с выходами и входами третьего блока 40 памяти и суммирующим и вычитающим входами с выходами соответственло третьего и четвертого элементов И 32 и 33, и к выходу шестого элемента И 35, подсоединенного вторым входом к входу счетного триггера 13 и к выходу переноса первого счетчика 23, и подключен вторым входом к управляющему входу второго блока 15 памяти, второму входу второго элемента ИЛИ 19 и выходу седьмого элемента И 36. Седьмой элемент И 36 подсоединен вторым входом к выходу второго формирователя 39 импульсов, подключенного входом к соединенным между собой выходу второго элемента И 31, второму входу пятого элемента И 34; подсоединенного выходом к управляющему входу первого блока 10 памяти к первому входу пятого элемента ИЛИ 22, соединенного вторым входом с инверсным выходом счетного триггера 13 и выходом с первым входом восьмого элемента И 37. Восьмой элемент И 37 подключен вторым входом к третьему входу пятого элемента И

5

ЗА, вторым входам третьего и четвертого элементов И 32 и 33 и шине 3 синхронизации. Кроме того, третий блок 40 памяти соединен шиной данных с шиной данных второго блока 15 памяти, первый элемент ИЛИ 18 поключен первым входом к второму вход первого блока 10 памяти и выходом через третий инвертор 30 к четвертому входу пятого элемента И 34, а третий мультиплексор 17 подключен выходом к второму аналоговому входу дельта-модулятора-демодулятора 1, управляющим входом - к шине 5 управления , первым входом - к аналоговому выходу дельта-модулятора-демодултора 1, а вторым входом - к входной шине 2. Кроме того, дельта-модулятор-демодулятор 1 содержит последовательно соединенные между собой элемент 41 сравнения, формирователь 42 информационной импульсной последовательности, последовательно соединенные между собой компаратор 43, интегратор 44, амплитудноймпульсный модулятор 45 и двойной интегратор 46

Устройство работает следующим образом.

Для записи речевой или другой информации в устройство совместно с пдачей напряжения питания по тактово шине поступает тактовая частота (фиг. 1). На шину 5 управления режимом работы устройства Запись/чтени подключается сигнал логического О При этом происходят соответствующие коммутации и переключения, при которых к входной шине 2 подключается дельта-модулятор-демодулятор 1, выход которого подключается к входу

блока 10 памяти, i

Таким образом, устройство готово

к восприятию аналоговой информации, преобразованию ее в цифровую дельта- форму и записи ее в блок 10 памяти. Однако запись информации начинается при поступлении ее в аналоговом виде если уровень информационного сигнала превышает некоторый порог, величина которого формируется формирователем 26 порогового напряжения. При этом информационная импульсная последовательность речевого сигнала записывается в блок 10 памяти, а информация о длительности информационной импульсной последовательности записывается во второй блок 15 памяти. Паузы между фрагментами речевого сигнала,

10

J5

20

25

3470

6

исключаются из записи в блок 10 памяти, если их длительность превышает длительность межслоговой паузы. Последовательно в блок 15 памяти, за записью информации о длительности фрагмента речевого сигнала, записывается информация о длительности паузы, затем снова, величина длительности очередного речевого фрагмента и т.д. Таким образом, в блок 10 памяти записываются информационные фрагменты речевого сигнала в дельта-форме, а в блок 15 памяти - последовательно чередующаяся информация о длительности фрагментов речевого сигнала и пауз в двоичном виде. При переполнении памяти запись информации прекращается. При считывании информации по шине 5 управления режимом работы устройства Запись/чтение поступает сигнал логической 1. В схеме устройства происходят соответствующие коммутации и переключения, при которых к входу тракта аналогового воспроизведения подключается выход дельта-модулятора-демодулятора 1, являющегося при записи информации местным дельта-демодулятором дельта-модулятора. Таким образом, дельта-демодулятор при аналого-цифровом преобразовании используется как местный дельта-демолулятор в цепи обратной связи дельта-модулятора, а при цифро- аналоговом преобразовании - как дель35 та-демодулятор. Это позволяет существенно сократить аппаратурные затраты устройства.

Через мультиплексоры поочередно поступают информационные фрагменты речевого сигнала в виде информационной импульсной последовательности в дельта-форме и генерируемая последовательность ...1010... чередующихся 1 и О соответствующей длительности, записанной в блоке 15 памяти. Мультиплексор 11 цифрового сигнала управляется от счетного триггера 13, считывающего информацию о длительности речевых фрагментов и пауз последо0|вательно, в соответствии с двоичными кодами, считываемыми из блока 15 памяти. Таким образом, при считывании речевой сигнал восстанавливается в его первоначальной форме.

В режиме записи информации на шине 5 управления устройством Запись/чтение сигнал логического О. Этот сигнал поступает на вход управ30

0

5

5

ления мультиплексора 17, который подключает при этом выход двойного интегратора 46 к входу элемента 41 сравнения, тем самым замыкает цепь обратной связи в схеме дельта-модулятора 1. Тот же сигнал, поступая на вход управления мультиплексора 14 цифровых сигналов, переключает его в положение, при котором выход формирователя 42 информационных сигналов подключается к информационным входам компаратора 43 и амплитудно-импульсного модулятора 45. Кроме того, логический О с шины 5 Запись/чте- поступая на вход управления

ние,

ключевого элемента 4, с его помощью Подключает на вход тракта воспроизве- |цения аналоговой информации общую щину устройства. Инвертированный инвертором 28 в логическую 1 сигнал

Запись/чтение, поступая на вход Элемента И 9, разрешает прохождение цифровой информации с выхода дельта-модулятора 1 на вход блока 10 йамяти. Тот же сигнал логической 1, поступая на вход элемента И 31, разрешает восприятие формирователя 39 импульсов сигнала активности, вырабатываемого компаратором 27. Сигнал Запись/чтение уровня логического О поступает также на инвертор 29 И переводит его в режим управления записью информации. Таким образом, устройство готово к записи в дельта- форме речевой или другой информации.

Речевой аналоговый сигнал усиливается, поступает на элемент 41 сравнения, где сравнивается с восстановленным значением аналогового сигнала Предыдущего такта. Если входной аналоговый сигнал больше восстановленного аналогового сигнала, а на выходе Элемента 41 сравнения действует сигнал логической 1 формирователь 42 информационных сигналов импульс- йой последовательности с тактовой частотой формирует информационную импульсную последовательность входного аналогового сигнала.

Рассматриваемое устройство реализует дельта-модулятор со слоговым компандированием и двойным интегрированием, которая является наиболее эффективной при преобразовании речевых сигналов. При аналого-цифровом преобразовании в дельта-форму, дельта-модулятор осуществляет цифровую компрессию, которая практически

0

0

5

5

0

5

0

5

осуществляется введением в цепь его обратной связи местного дельта-демодулятора, в котором уровнем АИМ и величиной шага квантовая управляет сигнал с уровнем, зависящим от уровня входного сигнала. Цифроаналоговое преобразование при считывании информации в рассматриваемом устройстве осуществляется тем же местным дельта-демодулятором, поэтому закон компрессии при дельта-модуляции полностью соответствует закону экспан- дирования при дельта-демодуляции. Рассмотрим работу местного дельта- демодулятора в составе дельта-модулятора, которая будет аналогичной работе дельта-демодулятора при чтении информации из блока 10 памяти.

Компаратор 43 анализирует выходную информацию дельта-последовательность. Если в ней появляется пачка из следующих подряд четырех и более однородных посыпок, компаратор 43 вырабатывает импульс, длительность которого равна длительности однородных посылок в пачке. Тем самым определяется, что компанирование в дельта- кодексе ведется по пачкам однородных посылок, начиная с четырех таких однотипных посылок. Выделяя пачки из четырех и более однородных посылок, компаратор 43 задерживает их по времени на три тактовых посылки. По мере увеличения крутизны входного сигнала однородные посылки группируются в пачки, увеличивается число пачек из четырех и более однородных посылок. Следовательно, увеличивается уровень сигнала на выходе интегратора 44, который на основе выделенных пачек однородных посылок формирует сигнал уровня входного аналогового сигнала. Сформированный сигнал поступает на вход сигнала уровня АИМ 45, которым задается величина тока (напряжения) аналого-импульсной модуляции. Следовательно, растет шаг квантования дельта-модуляции. Сигнал с выхода АИМ 45 поступает на двойной интегратор 46, где из сигнала АИМ, в котором заложена информация входного аналогового сигнала, восстанавливается непрерывный аналоговый сигнал, являющийся копией входного аналогового сигнала. Таким образом, осу- ществля,ется последовательность: чем больше растет уровень входного аналогового сигнала, тем больше шаг

квантования, сильнее компрессия дельта-модуляции и экспандирование дельта-модуляции.

Начальный шаг квантования дельта- модуляции с компандированием и двойным интегрированием выбирают с одной стороны как можно меньше, чтобы обес Iлечить высокую помехозащищенность от шумов квантования при преобразовании сигналов малых амплитуд. С другой стороны он не может быть сколь угодно малым, т.к. начальный шаг квантования должен буть выше флуктуацион- ных шумов в аналоговом канале, чтобы уверенно обеспечить работу дельта- модулятора 1 при отсутствии речевого сигнала в аналоговом канале (молчащем канале), когда цифровая последовательность должна иметь вид ...1010.... Кроме этого на минималь- ный (начальный) шаг квантования дельта-модуляции могут оказывать влияние и другие факторы в частности динамический диапазон, который необходимо обеспечить при заданной помехозащищенности.

Для уверенного определения речевого фрагмента или паузы необходимо взять 6-8 двоичных символов дельта- мод улирова иной последовательности.

Анализ речевого фрагмента сводится к определению двух ситуаций: перехода от паузы к речевому фрагменту и перехода от речевого фрагмента к паузе. В первом случае до появления аналогового сигнала фрагмента речи на входе дельта-модулятора 1 последний вырабатывает последовательность чередующихся нулей и единиц ... 1010 - ..., соответствующую нулевому сигналу. Компаратор 43 не выделяет пачек однородных посыпок, а следовательно, уровень сигнала на выходе интегратора 44 равен нулю. В этой ситуации дельта-модулятор 1 работает с начальным шагом квантования, поэтому при появлении сигнала фрагмента речи он начинает вырабатывать однородные символы 1 или О в соответствии с изменением уровня фрагмента сигнала. Следовательно, при появлении после паузы информационного фрагмента на выходе интегратора 44 появляется сигнал, величина которого пропорциональна изменению уровня входного сигнала. Сигнал с выхода интегратора 44 поступает на вход компаратора 27, где сравнивается с порого10

15

0

5

0

5

0

5

0

5

вым сигналом, поступающим на вход компаратора 27 с выхода формирователя 26 порогового напряжения.

При переходе от речевого фрагмента к паузе дельта-модулятор 1 из-за уменьшения уровня сигнала также работает с начальным шагом квантования или шагом квантования, близким к начальному. С началом паузы вырабатывается ДМ-последовательно паузы, поэтому компаратор 43 не выделяет пачки однородных посылок, а следовательно, и сигнал на выходе интегратора 44 уменьшается до нулевого значения. Из этого следует, что порог компаратора 27 необходимо выбирать таким образом, чтобы он был больше сигнала на выходе интегратора 44 при переходе от речевого фрагмента к паузе и меньше сигнала на выходе интегратора 44 при переходе от паузы к речевому фрагменту.

Компаратор 27 сравнивает сигнал уровня, поступающий с выхода интегратора 44. С выхода.компаратора 27 сигнал поступает на вход формирователя 39 импульсов. Находятся в исходном состоянии счетчики 24 и 25 формирования адресов записи, счетный триггер 13. Блок 40 памяти сигналом режима записи (логического О) включен в прямом направлении на трансляцию выходных сигналов разрядов реверсивного счетчика 24 на шину данных блока 15 памяти. При поступлении первого речевого фрагмента в устройство сигнал логической 1 с помощью элемента К 37 подключает сигнал тактовой частоты на счетный вход счетчика 24, формирующего на выходах адреса записи речевой информации в блок 10 памяти. Кроме того, сигнал активности логической 1 поступает на вход элемента И 34 на другие входы которого поступают сигналы логической 1 соответственно с выходов инверторов 29 и 30. Сигнал тактовой частоты поступает на вход элемента И 34, на остальных входах которого сигналы логических 1, поэтому сигнал поступает на блок 10 памяти и является сигналом стробирования записи информации. Формирователь 98 импульсов по переднему фронту сигнала активности (перепад напряжения от логического О с логической 1) формирует импульс, поступающий на вход элемента И 36. На другой вход элемента И 36 поступает

сигнал логической 1 с выхода инвертора 29. Следовательно, на выходе элемента И 36 получаем импульс, сформированный формирователем 39 импульсов. Этот импульс, поступая с выхода элемента И 36, является сигналом стро бирования записи информации о длительности предшествующей речевому фрагменту паузы в блок 15 памяти. Кроме того, импульс с выхода элемента И 36 через элемент ИЛИ 21 поступает на счетный вход счетчика 25, который при этом на выходах формирует сигнал адреса, по которому в блоке 15 памяти записывается информация о длительности поступившего речевоЕо фрагмента. Импульс с выхода эле- ента И 36 через элемент ИЛИ 19 также оступает на установочный вход ревер- ривного счетчика 23 и переводит его |в исходное состояние. При этом сиг- |нал тактовой частоты поступает через Элемент И 32 на вход суммирования реверсивного счетчика 23, который на основе этого сигнала формирует (Информацию о длительности поступившего речевого фрагмента. Эта информация с выходов разрядов реверсивного счетчика 23 поступает через блок 40 Памяти на блок 15 памяти. Информация о длительности поступившего речевого фрагмента записывается в блок 15 па- :Няти по заднему фронту сигнала активности, поступающему на формирователь 39 импульсов. При этом формирователь 39 импульсов формирует импульс, поступающий через элемент И 36 и стробирующий запись информации в блоке 15 памяти по адресу, сформированному на выходе счетчика 25. Тот Же импульс, поступая через элемент ИЛИ 19 на вход установки реверсивного счетчика 23, переводит его в исходное состояние, тем самым обеспечивается начало формирования длительности поступающей паузы. Кроме того, импульс с выхода элемента И 36 через элемент ИЛИ 21 поступает на счетный Вход счетчика 25, который при этом формирует сигнал адреса, по которому в блоке 15 памяти записывается информация о длительности наступающей паузы. Таким образом, в режиме записи информации формирователь 39 импульс toB, как по переднему, так и по зад- йему фронтам сигнала активности речевого фрагмента, формирует импульсы, которые, поступая на вход эле

5

0

5

0

5

0

5

0

5

мента И 36 и на блок 15 памяти, стро- бируют запись информации о .длительности речевого фрагмента или паузы.

В паузах при записи информации сигнал активности на входе формирователя 39 импульсов соответствует логическому О. Поэтому элементом И 34 отключается сигнал стробироваиия записи информационной-импульсной последовательности в блок 10 памяти. Элемент И 37 отключает подачу сигнала тактовой частоты на счетный вход счетчика 24, тем самым прекращается выработка сигнала адреса записи в блок 10 памяти.

Окончание записи при переполнении памяти, как правило, наступает, когда переполняется объем памяти блока 10 памяти, так как объем записываемой информации в блок 15 памяти невелик. При этом на вход инвертора 30 поступает сигнал логической 1, который им преобразуется в сигнал логической О, Этот сигнал поступает на вход элемента К 34 и отключает сигнал стробирования записи информации в блок 10 памяти.

В режиме считывания информации на вход инвертора 29 поступает сигнал логической 1, который, поступая на вход элемента И 33, обеспечивает подключение сигнала тактовой частоты к входу вычитания реверсивного счетчика 23, поступая на второй вход элемента И 35, обеспечивает передачу сигнала с выхода переноса реверсивного счетчика 23 на тактовый вход счетчика 25 и через элементы И 35 и-ИЛИ 21. Кроме того, этот сигнал поступает на вход управления блока 40 памяти и переключает его на трансляцию сигналов шины данных на информационные входы реверсивного двоичного счетчика 23. В соответствии с адресом, сформированным счетчиком 25, на информационные входы реверсивного счетчика 23 через блок 40 памяти поступает информация из шины данных о длительности речевого фрагмента или паузы, причем последовательность записи, пауза, фрагмент, обеспечиваются последовательностью формирования адреса счетчиком 25. Каждый раз при пересчете длительности паузы или речевого фрагмента на выходе -сигнала переноса реверсивного счетчика 23 появляется импульс, который, поступая через элементы И

35 и ИЛИ 21 на счетный вход счетчика 25, обеспечивает формирование следующего адреса. Кроме того, поступая на вход счетного триггера 15, он меняет состояние сигналов на его выходах. Причем речевому фрагменту соответствует сигнал логического О на прямом выходе счетного триггера 15 и соответственно логической 1 на инверсном выходе. При паузе сигналы на выходах счетного триггера 13 обратные. Тем самым сигналом логической 1 при речевом фрагменте, пос

лятора, второй блок памяти, второй ключевой элемент, второй элемент И, третий мельтиплексор, первый элемент ИЛИ и первый, второй и третий счет- v чики, отличающееся тем, что, с целью снижения погрешности записи-воспроизведения речевой информации, в него введены формирователь порогового напряжения, компаратор, первый, второй и третий инверторы, второй, третий, четвертый и пятый элементы ИЛИ, третий, четвертый, пятый, шестой, седьмой и восьмой эле

Изобретение относится к накоплению информации, а именно к устройствам для цифровой записи-воспроизведения речевой информации. Устройство предназначено для повышения помехозащищенности записи информации за счет уменьшения искажений начальных участков речевых фрагментов, что достигается повышением точности определения границ речевых фрагментов при записи цифрового речевого сигнала в блок 10 памяти. В устройстве в качестве аналого-цифрового преобразователя используется дельта-модулятор-демодулятор 1. При записи речевого сигнала осуществляется компрессия пауз при помощи порогового контроля уровня речевого сигнала посредством компаратора 27. При этом информация о длительности речевых фрагментов и пауз записывается в блок 15 памяти. 2 ил.

тупающим через элемент ИЛИ 22 на вход менты И, первый и второй формироватеэлемента И 37, обеспечивается подключение сигнала тактовой частоты к счетному входу счетчика 24. Последний при этом формирует сигнал-адреса для считывания информации из блока 10 памяти. Сигнал с прямого выхода счетного триггера 13 поступает на вход управления мультиплексора 11. При считывании речевых фрагментов . (сигнал на управляющем входе мультиплексора 11 логический О) сигнал с выхода блока 20 памяти подключается через мультиплексоры 11 и 14 цифровых сигналов на входы элементов местного дельта-демодулятора 1.

Формула изобретения

Устройство для цифровой записи- воспроизведения речевой информации, содержащее дельта-модулятор-демодулятор, подключенный первым аналоговым входом к входной шине, синхронизирующим входом - к шине синхронизации, аналоговым выходом - к входу первого ключевого элемента, подсоединенного управляющим входом к шине управления и выходом через последовательно соединенные фильтр нижних частот и усилитель к выходной шине, цифровым выходом через первый элемент И - к входу первого блока памяти, подключенного первым выходом к первому входу первого мультиплексора, соединенного вторым входом через генератор кода паузы с шиной синхронизации, управляющим входом - с выходом счетного триггера и выходом с первым входом второго мультиплексора, подключенного вторым входом к цифровому выходу дельта-модулятора- демодулятора, управляющим входом - к шине управления и выходом к цифровому входу дельта-модулятора-демоду20

25

30

35

40

45

50

55

ли импульсов и третий блок памяти, причем формирователь порогового на. ,пряжения подключен выходом к первому ,входу компаратора, соединенного вторым входом с управляющим выходом дельта-модулятора-демодулятора и выходом с первым входом второго элемента И, подсоединенного вторым входом к соединенным между собой соответствующему входу первого элемента И и выходу первого инвертора, подключенного входом к управляющей шине, первому входу четвертого элемента И, первому входу шестого элемента И, управляющему входу третьего блока памяти и через второй инвертор к соединенным между собой первым входам третьего, пятого и седьмого элементов И и входу первого формирователя импульсол, подсоединенного выходом к соединенным между собой установочному входу счетного триггера и первому входу третьего элемента ИЛИ, подключенного вторым входом к выходу второго ключевого элемента и первому входу второго элемента ИЛИ и выходом к установочным входам второго и третьего счетчиков, соединенных выходами с адресными входами первого и второго блоков памяти и входами с выходами соответственно восьмого элемента И и четвертого элемента ИЛИ, последний из которых подключен первым входом к соединенным между собой входам разрешения первого счетчика, соединенного установочным входом с выходом второго элемента ИЛИ, входами и выходами - с выходами и входами третьего блока памяти, а суммирующим и вычитающим входами - с выходами соответственно третьего и четвертого элементов И, к выходу шестого элемента И, подсоединенного вторым входом к входу гчетного триг0

5

0

5

0

5

0

5

ли импульсов и третий блок памяти, причем формирователь порогового на. ,пряжения подключен выходом к первому ,входу компаратора, соединенного вторым входом с управляющим выходом дельта-модулятора-демодулятора и выходом с первым входом второго элемента И, подсоединенного вторым входом к соединенным между собой соответствующему входу первого элемента И и выходу первого инвертора, подключенного входом к управляющей шине, первому входу четвертого элемента И, первому входу шестого элемента И, управляющему входу третьего блока памяти и через второй инвертор к соединенным между собой первым входам третьего, пятого и седьмого элементов И и входу первого формирователя импульсол, подсоединенного выходом к соединенным между собой установочному входу счетного триггера и первому входу третьего элемента ИЛИ, подключенного вторым входом к выходу второго ключевого элемента и первому входу второго элемента ИЛИ и выходом к установочным входам второго и третьего счетчиков, соединенных выходами с адресными входами первого и второго блоков памяти и входами с выходами соответственно восьмого элемента И и четвертого элемента ИЛИ, последний из которых подключен первым входом к соединенным между собой входам разрешения первого счетчика, соединенного установочным входом с выходом второго элемента ИЛИ, входами и выходами - с выходами и входами третьего блока памяти, а суммирующим и вычитающим входами - с выходами соответственно третьего и четвертого элементов И, к выходу шестого элемента И, подсоединенного вторым входом к входу гчетного триггера и выходу переноса первого счетчика, и подключен вторым входом к управляющему входу второго блока па- Мяти, второму входу второго элемента ИЛИ и выходу седьмого элемента ,И, Подсоединенного вторым входом к выходу второго формирователя импульсов Подключенного входом к соединенным между собой выходу второго элемента И, второму входу пятого элемента И, Подсоединенного выходом к управляющему входу первого блока памяти, и к {терему входу пятого элемента ИЛИ, Ьоединенного вторым входом с инверсным выходом счетного триггера и выходом с первым входом восьмого элемента И, подключенного вторым входом К третьему входу пятого элемента- И,

вторым входам третьего и четвертого элементов И и шине .синхронизации, при этом третий блок памяти соединен шиной данных с шиной данных второго блока памяти, первый элемент ИЛИ подключен первым входом к выходу второго блока памяти, вторым входом - к второму входу первого блока памяти и выходом через третий инвертор - к четвертому входу пятого элемента И, а третий мультиплексор подключен выходом к второму аналоговому входу дельта-модулятора-демодулятора , управля5 ющим входом - к шине управления, первым входом - к аналоговому выходу дельта-модулятора-демодулятора, а вторым входом - к входной шине.