Умножитель частоты Советский патент 1990 года по МПК H03B19/10 

Изобретение относится к радиотехнике и связи и может быть использовано в измерительной технике.

Цель изобретения - повышение точности умножения при функциональной зависимости коэффициента умножения от частоты входного сигнала.

На фиг. 1 представлена структурная электрическая схема умножителя частоты; на фиг. 2 -структурная электрическая схема цифрового частотного детектора: на фиг. 3- характеристика частотного дискриминатора.

Умножитель частоты содержит формирователь 1 импульсов, управляемый делитель 2 частоты, преобразователь 3 гфеменной интервал-код, преобразователь 4 код-временной интервал, генератор 5 опорной частоты, генератор 6 сетки частот, частотный дискриминатор 7, дешифратор 8, коммутатор 9 и счетчик 10. Генератор 6 сетки частот содержит первый 11 и второй 12 делители частоты и первый 13 и второй 14 счетчики.

Частотный дискриминатор 7 состоит из делителя 15 частоты, N цифровых частотных детекторов 16i, 162,... 1бы и N RS-триггеров 171, 172,... 17ы (RS-триггеры). Цифровые частотные детекторы 16i, 162.... 16fg, идентичны и содержат по два счётчика 18 и 19.

Умножитель частоты работает следующим образом.

При поступлении периодического сигнала на формирователь 1 на его выходе формируется последовательность импульсов, интервал следования которых равен периоду сигнала. Эта последовательность через управляемый делитель. 2 поступает на сигнальный вход преобразователя 3 временной интервал-код, на выходе которого с учетом коэффициента деления m управляемого делителя 2 код входного временного интервала определяется по формуле:

тзап п

т

Тв)Г

(1)

где faan п - частота заполнения на тактовом входе.

Необходимая емкость преобразователя временной 3 интервал-код определяется нижней границей п-го поддиапазона Гмин и частой заполнения faan п

33

fMHH п

2-1,

(2)

где г-1,2,.,.,R число двоичных разрядов преобразователя 3 временной интервал-код.

5

Погрешность преобразователя /Ьмакс принимает максимальное значение на верхней частоте fMaKcn

/Ьмакс -100 %.(3)

1зап п

Из (2) И (3) следует, что при заданных г и уЪмакс частота заполнения на тактовом входе преобразователя 3 временной интервал- ° код определяется из неравенства:

Н -100 Гзапп(2 -1Иминп. (4) /Омакс

На выходе преобразователя 4 код-временной интервал формируется периодическая последовательность импульсов с частотой:

fex-K

febix -

m

f вх Ко ,

(5)

0

5

0

5

0

5

0

5

где К - коэффициент умножения частоты в преобразователе 4 код-временной интервал:

Ко-общий коэффициент умножения частоты с учетом коэффициента деления m управляемого делителя 2.

В зависимости от соотношения между m и К общий коэффициент умножения частоты Ко может быть целым и дробным, в том числе большим и меньшим единицы.

Границы поддиапазонов входной частоты (фиг.З) задаются на выходах генератора

6сетки частот. В частотном дискриминаторе

7частота сигналов сравнивается с границами поддиапазонов и формируется код поддиапазона, поступающий на дешифратор 8.

8зависимости от выходного кода дешифратора 8 на тактовые входы преобразователя 3 временной интервал-код и преобразователя 4 код-временной интервал с выхода коммутатора 9 поступает необходимая частота заполнения faan п, удовлетворяющая условию (4), а также формируется соответствующий коэффициент деления m управляемого делителя 2. Сетка частот заполнения формируется на выходе счетчика 10.

При небольших флюктуациях частоты входного сигнала на границах поддиапазонов может возникнуть неоднозначность в определении номера поддиапазона. Для исключения неоднозначности каждая граница поддиапазона задается в виде нижней и верхней допусковых частот fn п и fe п. При увеличении входной частоты каналы сравнения частотного дискриминатора срабатывают по частотам fe п, а при уменьшении входной частоты - по fn п (фиг.З), участки перекрытия поддиапазонов заштрихованы. Сетка частот fn п задается первым делителем частот 11 и первым счетчиком 13, а f в п - вторым делителем частоты 12 и вторым

счетчиком 14. Ширина участков перекрытия поддиапазонов Afn зависит от соотношения коэффициентов деления р и q делителей частоты 11, 12 и для п-го поддиапазона с учетом счетчиков 13 и 14 определяется по формуле:, .

1 /fo fo

().

rtS ял

q р (6)

где ,1,2S - номер разряда первого и

второго счетчиков 13. 14.

Величина А fn выбирается при помощи коэффициентов р и q исходя из заранее известных максимальных отклонений частоты входного сигнала от установившегося значения. В цифровых частотных детекторах используются счетчики 18 и 19 с модулем счета 4. Если на счетный вход поступает частота fc. а на установочный вход- меандр с частотой fR, то на выходах счетчиков 18 и 19 импульсы начинают появляться при условии

fc 2fR(7)

На установочный вход первого счетчика 18 поступает частота fenM на счетный вход второго счетчика 19 - частота fn п, а иа соединенные счетный вход первого счетчика.

18и установочный вход второго счетчика 19 подается меандр с частотой fex/2. При этом в соответствии с (7) импульсы на выходе первого счетчика 18 появляются при условии fex fe п, а на выходе второго счетчика

19- при fax fH п. На выходе дешифратора 8 в зависимости от выходного кода RS-триг- геров 17i, 172,...17N формируется адрес частоты заполнения поддиапазона для коммутатора 9 и код необходимого коэффициента деления управляемого делителя 2.

Таким образом генератор сетки частрт 6, частот 1ый дискриминатор 7, дешифр1атор 8 и коммутатор 9 позволяют сократить разрядность преобразователя 3 временной интервал-код и преобразователя 4 код-временной интервал повысить точ-. ность умножения при функциональной зависимости коэффициента умнож(вния от частоты входного сигнала..

Формул а и 30 б ре тени я 1. Умножитель частоты, содержащий последовательно соединённые формирователь импульсов и управляемый делитель частоты, последовательно соединенные, преобразователь временной интервал-код и преобразователь код - врем1гнной интервал и генератор опорной частоты, отличающийся тем, что, с целью повышения точности умножения при функциональной зависимости коэффициента умножения от частоты входного сигнала, в него введены последовательно соединенные дешифратор и коммутатор, генератор сетки частот, частотный дискриминатор и счетчик, вход которого соединен с входом генератора сетки частот и выходом генератора опорной

5 частоты, выходы первой и второй групп выходов генератора сетки частот соединены с соответствующими входами соответственно первой и второй групп входов частотного дискриминатора, первый, второй,... N-й вы10 ходы которого соединены с соответствующими входами дешифратора, выходы счетчика соединены с соответствующими сигнальными входами коммутатора, выход которого соединен с тактовыми входами

15 преобразователя временной интервал - код и преобразователя код - временной интервал, выход формирователя импульсов соединен с сигнальным входом частотного дискриминатора выход дешифратора сое0 динен с управляющим входом управляемого делителя частоты, выход которого соединен с сигнальным входом преобразователя вре- менной интервал - код.

2.Умножитель поп.1,отличающий- 5 с я тем,что генератор сетки частот содержит последовательно соединенные первый делитель частоты и первый счетчик и последовательно соединенные второй делитель частоты и второй счетчик, счетные входы

0 первого и второго делителей частоты объединены и являются входом генератора сетки частот, выходы первого счетчика и выходы второго счетчика являются соответственно первой и второй группами выходов

5 генератора сетки частот.

3.Умножитель по пп,1 и 2, о т л и ч а ю- щ и и с я тем, что частотный дискриминатор Содержит делитель частоты и N каналов, каждый из которых содержит цифровой ча0 стотный детектор и RS-триггер, а в каждом из каналов S- и R-входы RS-триггера соединены соответственно с первым и вторым выходами цифрового частотного детектора, первые входы цифровых частотных детекто5 ров первого, второго, ..., N-ro каналов составляют первую группу входов частотного дискриминатора, вторые входы цифровых

частотных детекторов первого, второго

N-ro каналов составляют вторую группу

0 входов частотного дискриминатора, третьи входы цифровых частотных детекторов каждого из N каналов соединены с выходом делителя частоты, вход которого является сигнальным входом частотного дискрими5 натора, выходы RS-триггеров первого, второго, ,.., N-ro каналов являются соответственно первым, вторым,..., N-M выходами частотного дискриминатора.

4.Умножитель по пп.1-3, отличаю- щ и и с я тем, что цифровой частотный

детектор каждого из N каналов содержит первый и второй счетчики, причем установочный вход первого счетчика и счетный вход второго счетчика являются соответственно первым и вторым входами цифрового частотного детектора, счетный вход первого

счетчика соединен с установочным входом второго счетчика и является третьим входом цифрового частотного детектора, выходы первого и второго счетчиков являются соответственно первым и вторым выходами цифрового частотного детектора.

Изобретение относится к радиотехнике и связи. Цель изобретения - повышение точности умножения при функциональной зависимости коэффициента умножения от частоты входного сигнала. Умножитель частоты содержит формирователь 1 импульсов, управляемый делитель 2 частоты, преобразователь 3 временной интервал - код, преобразователь 4 код - временной интервал, генератор 5 опорной частоты, генератор 6 сетки частот, частотный дискриминатор 7, дешифратор 8, коммутатор 9 и счетчик 10. Генератор 6 сетки частот содержит первый и второй делители 11, 12 частоты и первый и второй счетчики 13 и 14. Частотный дискриминатор 7 содержит делитель 15 частоты, первый, второй,..., N-й цифровые частотные детекторы 16₁, 16₂,..., 16_N и первый, второй,..., N-й RS-триггеры 17₁,17₂,...,17_N. Первый, второй,...,N-й цифровые частотные детекторы 16₁,16₂,...,16_N выполнены одинаковыми и содержат первый и второй счетчики. Цель достигается путем устранения неоднозначности при формировании кода поддиапазона на выходе частотного дискриминатора 7. Умножитель по пп.2-4 ф-лы отличается выполнением генератора 6 сетки частот, частотного дискриминатора 7 и цифрового частотного детектора 16. 3 з.п. ф-лы, 3 ил.

€421 СЧ19

i3On.f1

Фиг.г