Устройство для моделирования канала передачи данных Советский патент 1991 года по МПК G06F15/20 

Изобретение относится к технике передачи данных и может использоваться при моделировании каналов и систем передачи данных.

Цель изобретения - расширение функциональных возможностей устройства за счет моделирования процесса исправления ошибок в принятых сообщениях.

На чертеже представлена структурная схема устройства.

Устройство содержит генератор 1 импульсов сообщений, счетчик 2 переданных сообщений, датчик 3 случайных чисел, генератор 4 случайного потока импульсов помех, первый регистр 5 памяти, второй регистр 6 памяти, первый и второй коммутаторы 7 и 8, сумматор 9 по модулю два, первую схему 10 сравнения, вторую схему 11 сравнения .третью и четвертую схемы 12, 13

сравнения, регистр 14 максимального числа, регистр 15 минимального числа, первый элемент И 16, второй и третий элементы И 17,18, элемент ИЛИ 19, счетчик 20 искаженных разрядов, счетчик 21 неискаженных сообщений, счетчик 22 исправленных сообщений, счетчик 23 сообщений, счетчик 24 сообщений, принятых с ошибкой, блок 25 индикации.

Устройство для моделирования канала передачи данных работает следующим образом.

Перед началом работы устройства через его установочный вход на установочные входы счетчиков 2, 21, 22 - 24 поступает управляющий сигнал, обнуляющий эти счетчики. В регистр 5 записывается кодовая комбинация, моделирующая информационное сообщение, подлежащее передаче.

О

ьэ

ъ.

Ъ

VI

U

С выхода регистра 5 кодовая комбинация поступает на информационный вход коммутатора 7 и на второй вход схемы 10 сравнения.

Генератор 1 вырабатывает последовательность импульсов, поступающих на управляющий вход коммутатора 7, на счетный вход счетчика 2. Счетчик 2 подсчитывает количество импульсов с выхода генератора 1.

С выхода коммутатора 7 кодовая комбинация поступает на первый вход сумматора по модулю два 9.

Датчик 3 случайных чисел генерирует случайные коды помех, поступающие на информационный вход коммутатора 8. Генератор 4 случайного потока импульсов помех генерирует в случайные моменты времени импульсы случайной длительности, разрешающие прохождение кода помех (ошибок) через кеммутатор 8 на второй вход сумматора 9 по модулю два и на вход счетчика 20, В сумматоре 9 по модулю два моделируется процесс наложения помех (ошибок) на информационное сообщение. Счетчик 20 обес- печивает подсчет числа искаженных разрядов Писк, в передаваемом сообщении. которые с его выхода в параллельном двоичном коде поступают на первый вход схемы 13 сравнения. На второй вход схемы 13 сравнения через вход устройства подается в параллельном двоичном коде допустимое число искаженных разрядов в сообщении Пдоп., которое зависит от исправляющей способности кодов и определяется соотношением Пдоп , где d - кодовое расстояние между кодовыми комбинациями.

Код с выходов сумматра 9 по модулю два через регистр 6 поступает на входы схем 10-12 сравнения. На другие входы второй и третьей схем сравнения с выходов регистров 14 и 15 поступают соответствен но коды максимальной и минимальной допустимых границ изменения выделенного подмножества входных сигналов.

При совпадении принимаемого и передаваемого кодов на выходе схемы 10 сравнения появляется сигнал, который через элемент ИЛИ 19 поступает на счетный вход счетчика 21.

Если принятый код больше минимально допустимой границы, то на выходе схемы 12 сравнения появляется управляющий сигнал, поступающий на один вход элемента И 16. Если принятый код меньше кода максимальной допустимой границы, то на выходе схемы 11 сравнения появляется управляющий сигнал, поступающий на другой вход элемента И 16. При этом, если удовлетворяется условие проверки кода на соответствие р инимальной и максимальной границам выделенного подмножества, то на выходе элемента И 16 появляется импульс, поступающий на счетный вход счетчика 23 и на инверсные входы элементов И 17, 18.

Если принятый код не удовлетворяет условиям проверки кода на соответствие максимальной и минимальной границам

0 выделенного подмножества, то на выходе элемента И 16 появляется нулевой сигнал, который поступает на иноерсные входы элементов И 17, (Висчетый зход пчетчика 23. При этом, если количество искаженных раз5 рядов в принятое коде (сообщении) меньше допустимого количества искаженных разрядов, то на выходе Меньше схемы 13 сравнения появляемся импульс, который через элемент И 17, открытый нулевым сигналов с

0 выхода элемента И 16, поступает на счетный вход счетчика 22, а через элемент ИЛИ 19 - на зчетный вход счетчика 21.

Тем самым моделируется процесс исправления ошибок Б принятых кодах (сооб5 щениях) с использованием исправляющих ошибки кодов. Ее w количество искаженных разрядов в принятом коде (сообщении) больше допустимого количества искаженных разрядов, тл на выходе Больше схемы

0 13 сравнения поселяется импульс, который через элемент И 18, открытый нулевым сигналов с выхода элемента И 16, подается на счетный вход 24. Тем самым моде- лиоуется процесс принятия кодов сообще5 ний с ошибкой, если писк пдоп.

Ма блоке 25 индикации индицируется количество переданных кодов (сообщений) (содержимое счетчика 2), количество кодов (сообщений), которые приняты без искаже0 ний (содержимое счетчика 21), количество кодов (сообщений)игправленных (содержимое счетчика 22), количество кодов (сообщений), удовлетворяющих критерию проверки (содержимое счетчика 23), количество кодов

5 (сообщений), принятых с ошибкой (содержимое счетчика 24).

Формула изобретения Устройстзо для моделирования канала передачи данных, содержащее генератор

Q импульсов сообщений, счегчик переданных сообщений, первый коммутатор, датчик случайных чисел, гэнерэтор случайного потока импульсов помех, второй коммутатор, первый регистр памяти, второй регистр памяти,

е первую, вторую и третью схемы сравнения, регистр максимального числа, регистр минимального числа, первый элемент И, счегчик сообщений, счетчик неискаженных сообщений, блок индикациии, причем выход генератора импульсов сообщен и соединен со счетным входом счетчика переданных сообщений и с управляющим входом первого коммутатора i г, у п . а разрядных выходов датчика случайных чисел подключена к группе информацией- ных входов второго коммутатора, управляющий вход которого соединен с выходом генератора случайное потока импульсов помех, грунта разрядных выходов первого регистра памяти ,1.,дключена соответственно к группе информационных входов первого коммутатора и информационным входам первой груг.пы пор вой схемы сравнения, группа разрядных выходов второго регион- ра памяти соединена с информационными входами второй группы первой схемы срэ - внения и с информационными входами первых групп второй и третьей схем сравнения, группа разрядных выходов регистр,: мьксн мального числа подключена к информационным входам второй группы второй схемы сравнения, группа выходов регистра минимального числа соединена г. информационными входами второй группы гретьс-й схемы сравнения, выход Больше которой под ключей к первому входу первого элемента И, второй вход которого соелинен с выходом Меньше второй схемы сравнения, вь;- ход первого элемента И подключен к счетному входу счетчика сообщении, установочные входы счегчика переданных сооб щений, счетчика неискаженных сообщсний, счетчика сообщений объединены и твляют- ся установочным входом устройства, выхо- ды счетчика переданных сообщений счетчика неискаженных сообщений, счетчика сообщений подключены к соответствующему входу блока индикациии, группа разрядных входов первого регистра памяти является информационным входом устройства, отличающееся тем, что, с целью расширения функциональных возможностей устройства за счет моделирования процесса исправления ошибок г принятых сообщениях, в него введены четвертая схема сравнения, сумматор по модулю два, счетчик искаженнь. разрядов, счетчик сообщений принятых с ошибкой, счетчик исправленных сообщений, элемент ИЛИ, второй и третий элементы И, причем группа выходов первого коммутатора соединена соответственно с информационными входами первой группы сумматора по модулю лва, группа выходоо второго комутатора подключена соответственно к группе счетных з :одс- C ie- лкг искаженных разрядов и У икформационн, ,м входам второй группы су оматора но .идулю даэ, группа аыходов «хГмороо соединена с оотеетствующими информацией ыми входами второго petист- prj памяти, рыхлдов счетчика иска- 1 ;;зрядор подключена к соответствуч щим информационным входам первой труп и четвертой схемы сравнения, входы второй , pyrri1 которой являются входом зйддчия допустимого числа искаженных рспрчдоа в сообщении устройства, выход Мечьш четьорюй схемы сравне- Ч 1,. под1 . 1 очеч к прямому входу второго злемг- чл И ЕК..ОД Болмие четвертой схемы ср.ненпя соеглине - с прямым входом третьего злемс-ia -. нзррсные входы второго и гоеты П ;.-Г См.1-л о 1 опьедичены и подключены к , iifoj o элемента И, второ1 о элемйнтч , ,инен с вто- P.JM входом элэмен ,э и счетным входом гчетчиь а испс-рлс-нгих сообщений, вмход третьего a Li подключен к счетному входу счетчи а сообщений, причл гых с ошибкой, выход Навнг первой схемы сравнения подключе-, к перрэму входу элемента ИЛИ, выход которою соединен со счетным jxofiOM счетчика неискаженных сообщений, установочные счетчиков ис- пр.япленных сообщений и сообщений, принятых с сшивкой, объединены и соединены с установочным входом устройства, группы выходов счетчика исправленных со- общзчий и счетчика сообшаний, принятых с ошибкой, подключены к соответствующим входам блока индикации.

Изобретение относится к технике передачи данных и может использоваться при моделировании каналов и систем передачи данных. Цель изобретения - расширение функциональных возможностей устройства за счет моделирования процесса исправления ошибок в принятых сообщениях. Поставленная цель достигается введением в известное устройство дополнительно сумматора по модулю два, четвертой схемы сравнения, второго и третьего элементов И, элемента ИЛИ, счетчика искаженных разрядов, счетчика исправленных сообщений и счетчика сообщений, принятых с ошибкой. Введение указанных элементов позволяет моделировать процесс исправления ошибок в принятых сообщениях, когда принятый код сообщения не удовлетворяет условиям проверки на соответствие минимальной и максимальной границам выделенного подмножества входных сигналов. 1 ил. ч Ё