Устройство для идентификации признаков объектов Советский патент 1991 года по МПК G06K9/00 

Изобретение относится к автоматике, в частности к устройству для идентификации объектов, и может быть использовано в системах контроля за передачей команд роботам-исполнителям.

Цель изобретения - повышение надежности устройства.

На фиг. 1 приведена функциональная схема устройства; на фиг, 2 - схема блока памяти; на фиг. 3 - схема селектора ошибок.

Устройство (фиг. 1) содержит блок 1 памяти, селектор 2 ошибок, группу 3 элементов И, первый 4 и второй 5 регистры, счетчик б, группу 7 элементов ИЛИ, первый 8 и второй 9 дешифраторы, первый 10, второй 11, третий 12 и четвертый 13 элементы И, триггер 14, элемент ИЛИ 15, первый 16, второй 17, третий 18, четвертый 19 и пятый 20 элементы задержки.

Блок памяти (фиг. 2) содержит регистры 21-23, элементы И 24-26 групп.

Селектор ошибок (фиг. 3) содержит дешифраторы 27-29, блоки 30-32 памяти, элементы И 33-41 групп, триггеры 42-44, Кроме того, на фиг. 1 показаны информационные входы 45, 46, синхронизирующие входы 47, 48, информационные выходы первой группы 49, второй группы 50 и управляющий выход 51.

На фиг. 2 показаны информационный вход 52, адресные входы 53-55, синхронизирующий вход 56, установочный вход 57 и информационный выход 58.

На фиг. 3 показаны синхронизирующий вход 59 и установочный вход 60.

Устройство работает следующим образом.

На вход 45 поступают последовательно коды всех признаков, которые составляют описание идентифицируемых объектов.

Одновременно с этими кодами на вход 47 поступают соответствующие импульсы синхронизации, которые, поступая на синхронизирующий вход регистра 4, записывают эти коды в указанный регистр поочередно один за другим, с выхода которого они поступают на вход 52 блока 1 (фиг. 2).

После задержки на элементе 16 задержки на время записи кода в регистр 4 тот же синхронизирующий импульс поступает на синхронизирующий вход 56 блока 1 памяти, адресные входы которого подключены к соответствующим выходам дешифратора 8.

Учитывая, что счетчик 6 и регистр 5 к настоящему моменту сброшены в ноль, то на входе дешифратора 8 нулевой код, и высоким потенциалом на его крайнем выходе открывается по входу 53 группа элементов И 24 блока 1.

Синхронизирующий импульс с входа 56 блока 1, поступая на синхровход элементов И 24 и регистра 21 блока 1, переписывает содержимое регистра 4 в регистр 21 блока

1. Таким образом, в регистре 21 сформирован код номера кодограмм.

Кроме того, с выхода элемента 16 задержки синхроимпульс поступает на вход элемента 17 задержки, где задерживается на

время записи код номера кодограммы в регистр 21, и затем поступает на вход элемента И 10, открытого по другому входу высоким потенциалом с инверсного выхода триггера 14.

Пройдя через элемент И 10 на счетный вход счетчика 6, этот синхроимпульс увеличивает адрес, формируемый счетчиком, на единицу. В результате этого к информационным выходам регистра 4 через элементы

И 25 подключается регистр 22.

Аналогичным образом на вход 45 поступает очередной код в регистр 4, а синхроим- пульс с входа 47 записывает в него

очередной код.

Описанным образом этот код затем за- писываеГся в регистр 22 блока 1 и процесс занесения всех компонентов кодограммы продолжается до тех пор, пока на выходе

переноса счетчика 6 не появится импульс, свидетельствующий о том, что все компоненты кодограммы готовы и находятся в регистрах 21-23 блока 1.

С выхода блока 1 памяти выходы всех

регистров 21-23 соединены с входами соответствующих дешифраторов 27-29 селектора 2.

Если код, расшифрованный соответствующим дешифратором, присутствует в устройстве (т.е., такой код есть среди множества кодов, которые поступают в составе кодограмм), то открывается по соответствующему выходу дешифратора 21, например, элемент И 33 блока 2.

Тогда импульс переноса с выхода счетчика 6 проходит на вход 59 селектора 2 и далее через элемент И 33 на вход считывания фиксированной ячейки блока 30 памяти, выполненного в виде постоянного ЗУ и в

фиксированных ячейках блока 30 памяти записаны Г, если поступивший код существует в множестве кодов, или О, если набранного кода в множестве кодов нет. С выхода фиксированных ячеек всех

блоков 30-32 памяти, в которых хранятся 1, считанные сигналы поступают на единичные входы триггеров 42-44, выходные потенциалы которых поступают на выходы 50 устройства и отображаются на экране индикатора.

Кроме того, выходы триггеров 42-44 селектора 2 соединены с входами дешифратора S, который при наличии высоких потенциалов на выходе всех триггеров 42- 44 выдает высокий потенциал на вход элемента И 12, наличие же на входе дешифратора 9 любых других кодов приведет к тому, что высокий потенциал на выходе элемента ИЛИ 15 будет подан на вход элемента И 11.

Допустим, что все компоненты кодограммы набраны правильно, тогда высоким потенциалом с выхода дешифратора 9 открывается элемент И 12, на другой вход которого поступает импульс переноса счетчика 6, который задерживается элементом 18 на время срабатывания дешифратора 9 и триггеров 42-44.

Пройдя элемент И 12, импульс поступает на нулевой вход триггера 14, подтверждая его нулевое состояние, и затем после задержки на элементе 19 задержки на время срабатывания триггера 14 поступает на импульсный вход элемент И 13, открытого высоким потенциалом с инверсного выхода ориггера.

Пройдя через элемент И 13, синхроимпульс, во-первых, поступает на импульсный вход элементов И 3 группы, переписывая всех регистров 21-23 на выход 49 устройства, во-вторых, поступает через вход 60 селектора 2 и сбрасывает в исходное состояние все триггеры 42-44. В-третьих, этот же импульс после задержки на элементе 20 на время переписи кода на выход 49, поступает на нулевые входы регистров 4 и 5, счетчика б и через вход 57 на сброс регистров 21-23.

Если же хотя бы одна из компонент кодограммы набрана неверно, то высоким потенциалом с выхода элемента ИЛИ 15 открывается элемент И 11.

В этом случае импульс переноса с выхо1 да элемента 18 задержки, пройдя элемент И 11, поступит на единичный вход триггера 14 и установит его в единичное состояние.

Высокий потенциал с единичного выхода триггера 14 выдается на выход 51 устройства, сигнализируя о том, что кодограмма набрана неверно, а выходные потенциалы на выходах 50 конкретно указывают какой компонент кодограммы набран неверно.

Для исправления ошибки оператор на пульте управления должен нажать клавишу с именем той компоненты кодограммы, которая набрана ошибочно. Нажатие клавиши приводит к тому, что на вход 46 поступает код номера позиции компоненты в кодограмме, а на вход 48 поступает синхроимпульс, который этот код записывает в регистр 5.

Код с выхода регистра 5 через элементы

ИЛИ 7 поступает на входы дешифратора 8,

который к выходам регистра 4 подключает

соответствующий регистр 21-23, в который

необходимо внести исправление.

Таким образом, введенные второй дешифратор 9, третий 18, четвертый 19, пятый

0 20 элементы задержки, селектор 2 ошибок, второй регистр 5 позволяют установить верно или неверно набраны компоненты кодограмм - хотя бы одна из ее компонент, и тем самым позволяет исправить ошибки, что су5 щественно повышает надежность устройства.

Формула изобретения Устройство для идентификации признаков объектов, содержащее первый дешиф0 ратор, выходы которого соединены с входами элемента ИЛИ, первый элемент задержки, виход которого подключен к входу второго элемента задержки, блок памяти, синхронизирующий вход которого соеди5 нен с выходом первого элемента задержки, триггер, инверсный выход которого подключен к одному входу первого и второго элементов И, счетчик, первый регистр, элементы И и группу элементов ИЛИ, от0 личающееся тем, что, с целью повышения надежности устройства, оно содержит второй дешифратор, информационные входы которого соединены с выходами элементов ИЛИ группы, а выходы подключены к адрес5 ным входам блока памяти, информационные входы которого соединены с выходами первого регистра, информационный вход которого является информационным входом устройства, асинхронизиру0 ющий вход является синхронизирующим входом устройства и подключен к входу первого элемента задержки, третий элемент задержки, вход которого соединен с выходом переполнения счетчика, а выход подключен

5 к одному входу третьего элемента И, другой вход которого соединен с выходом элемента ИЛИ, и к одному входу четвертого элемента И, другой вход которого соединен с соответствующим выходом дешифратора, четвер0 тый элемент задержки, вход которого подключен к выходу четвертого элемента И. а выход соединен с другим входом второго элемента И, единичный вход триггера подключен к выходу третьего элемента И, нуле5 вой вход соединен с выходом четвертого элемента И, а прямой выход является управляющим выходом устройства, выход второго элемента И подключен к одному входу элементов И группы, другие входы которых соединены с выходом блока памяти, а выходы являются информационными выходами первой группы устройства, селектор ошибок, информационный вход которого подключен к выходу блока памяти, синхронизирующий вход соединен с выходом второго элемента И, установочный вход подключен к выходу переполнения счетчика, а выходы являются информационными выходами второй группы устройства и соединены с информационными входами первого дешифратора, второй регистр, информационный вход которого является вторым информационным входом устройст

ва, синхронизирующий вход является вторым синхронизирующим входом устройства, а выходы соединены с одними входами элементов ИЛИ группы, другие входы которых подключены к выходу счетчика, счетный вход которого соединен с выходом первого элемента И, другой вход которого подключен к выходу второго элемента задержки, и пятый элемент задержки, вход которого соедини с выходом второго элемента И, а выход подключен к установочным входам блока памяти, счетчика, первого и второго регистров.

Изобретение относится к области автоматики, в частности к устройствам для идентификации кодограмм-сообщений. Цель изобретения - повышение надежности устройства. Цель достигается путем селекции ошибок и их исправления в кодограммах-сообщениях, что обеспечивается введением второго дешифратора 9, информационные входы которого соединены с выходами элементов ИЛИ группы, третьего 18, четвертого 19 и пятого 20 элементов задержки, второго регистра 5, информационный вход которого является вторым информационным входом устройства, селектора 2 ошибок, информационный вход которого подключен к выходу блока памяти, а синхронизирующий вход соединен с выходом второго элемента И. 3 ил. Ё О ю о ю ел 00 Фиг1