Делитель частоты Советский патент 1991 года по МПК H03K23/00 H03K23/66 

ЬЈ 00 N5

Изобретение относится к импульсной технике и может быть использовано в синтезаторах частот для получения больших значений коэффициентов деления частоты, выражающихся, в частности, простым числом, при высоком быстродействиио

Цель Изобретения - обеспечение юбых значений коэффициента деления N в пределах от 2-х до IN.,

i i

где NЈ - основание счета 1-го счетчика импульсов (г 1, 2,.0., п), - число счетчиков импульсов, при сохранении быстродействия„

На чертеже приведена электрическая структурная схема устройства .

Делитель частоты содержит п счетчиков 1.1, 1о2, .„., 1,п импульсов с взаимно простыми основаниями счета N (i 1, 2,..с, п), выходы которых соединены с адресными входами соответствующих мультиплексоров 2„1, 202, . „., 2.п, выходы которых соедиены с соответствующими входами п- ходового элемента ИЗ, выход котоого соединен с выходной шиной 4 и с установочными входами счетчиков t. t, to2,,,oc, Kn импульсов, счетные входы которых соединены с входной шиной 5о Входы переключателей 6.Т, 602, „.„, 60п соединены с шиной огической единицы, выходы - с М ;-М п информационными входами (М ( - остаток от дроби N/N i соответствующих мультиплексоров 201, 2.2, 0«.-,

Каждый из счетчиков (J1.1, 102, о.., 1.п) имнульсов содержит двоичный счетчик 7 импульсов, выходы разрядов которого соединены с соответствующими входами дешифратора 8 и выходами счетчика импульсов, счетный вход которого соединен со счетным входом воичного счетчика 7 импульсов, вход сброса которого соединен с выходом элемента ИЛИ 9, первый вход которого соединен с выходом дешифратора 8, второй вход - с установочным входом счетчика импульсов„

Делитель частоты работает следующим образом

Работа устройства основана на звестной в теории чисел теореме об однозначном соответствии любого наеред заданного целого числа и совокупности остатков от его деления на екбторое количество взаимно простых чисел при условии, что произведение

0

5

0

5

0

5

0

5

0

5

этих чисел не менее исходного заданного числа

Например, если задано число 101 и выбраны взаимно простые числа 4, 5 и 7, произведение которых 140 больше 101, то совокупность остатков от деления числа 101 на 4,5 и 7 соответственно такова: 1, 1, 3„ Согласно указанной теореме в пределах от 1 до 140 не существует другого числа, кроме 101, которому бы сортветство- вала такая же совокупность остатковс Можно сказать, что числа 1, 1,3 являются своего рода кодом числ.а 101 в системе остаточных классов по взаимно простым основаниям (модулям) 4, 5, 70

Пусть на шину 5 поступает непрерывная последовательность импульсов и в некоторый начальный момент времени все счетчики 7 обнулены. Благодаря наличию дешифраторов 8 каждый i-й счетчик 1 осуществляет счет входных импульсов по основанию N, „ При этом i-й дешифратор 8 опознает такую совокупность нулей и единиц в разрядах 1-го счетчика 7, которая соответствует числу Nj, после чего этот счетчик через элемент 9 обнуляется, и процесс счета повторяется,,

Для обеспечения работы устройства разрядность S{ 1-х счетчиков 7 и дешифраторов 8 выбрана из условия

S« logЈN; S,--1.

Рассмотрим теперь состояние 1-го счетчика 7 после поступления Н-го импульса Число R всегда можно представить в виде

R KN; + R;,

где К целое число, выбранное так, что 0 «с. В ; U N ; - 1, Поскольку при прохождении каждых N/ импульсов i-й счетчик 7 обнуляется, то содержание его разрядов всегда соответствует числу R,, т.е. остатку от деления числа R на N, ,

По мере счета импульсов число R, двоичный код которого соответствует содержанию разрядов счетчика 7, периодически пробегает ряд значений от О до N, -1, и в некоторые моменты времени принимает, в частности, значение Aj M|.N«. Но М, - это номер (и, следовательно, адрес входной шины) 1-го мультиплексора 2, на который через переключатель 6 подана логичес516

кая единица Следовательно, в этот момент времени логическая единица появляется на выходе этого мультиплексора. Ее появление означает, что через i-й счетчик 1 прошло либо М;, либо М}+ N, , либо Мч- 2N и т.д„ входных импульсов с

Таким образом, комбинация счетчика 7 с соответствующими дешифратором 8 и мультиплексором 2 реагирует только на такое количество входных импульсов, которое будучи поделенным на N,, дает в остатке число М; .

Точно также работают остальные п-1 каналов, состоящие из счетчика 7, дешифратора 8, элемента 9, мультиплексора 2 и переключателя 6„ При этом на выходах всех мультиплексоров 2 импульсы появляются, вообще говоря, не одновременно, поскольку основания счета NJ в каналах различны,, Однако при поступлении R N-го импульса (N - требуемый коэффициент деления) на выходах всех мультиплексоров 2 од- новременно появляются импульсы, поскольку именно в этот момент времени во всех счетчиках 7 их содержимое RJ становится равным М{ - номеру (адресу) входной шины своего (1-го) мультиплексора 2, на которую через i-й переключатель 6 подана логическая единицао В свою очередь это приводит к появлению импульса на выходе элемента 3 и на, шине 4, который обнуляет все счетчики 7. После этого процесс повторяется, и на шине 4 образуется последовательность импульсов, следующих в N раз реже, чем на шине 5, т3е„ обеспечивается деление частоты в N раз„

Поскольку принцип действия делителя частоты не зависит от свойств числа N, выражающего требуемый коэффициент деления, в данном устройстве может быть реализован любой коэффициент деления, не превышающий произведения выбранных оснований счета N f в счетчиках 1.

Для перехода от коэффициента деления N к N необходимо определить новые значения остатков М; от деления числа N на N (i 1, 2,„0., п) . После этого переключателями 6 уровен логической единицы подается, на входные шины мультиплексоров 2 с найденными новыми номерами М«. Такое переключение может осуществляться как механически, так и электрически с помощью электронных средств„

Количество,информационных входов мультиплексора 2 и соответственно выходных контактов переключателя 6 для реализации полных возможностей устройства должно быть равно основанию счета NJ 1-го счетчика t, которое не превосходит , где S| - разрядность 1-го счетчика 7„ При заранее известных ограничениях на коэффициент деления N количество информационных входов определяется максимальным значением остатка М ,l yqb:c от деления N (из всего набора его возможных значений) на основание счета N,,

Количество адресных шин 1-го муль- типлексора должно быть равно S -разрядности i-ro счетчика 1а

Для обеспечения высокого быстродействия взаимно простые числа М целесообразно выбирать небольшими и в таком количестве, чтобы их произведение было не меньше, максимального требуемого коэффициента деления частоты Небольшие значения N позволяют использовать стандартную элементную базу, рассчитанную обычно на несколько разрядов (3-4) , Практически это не яштяетгя сколь-нибудь с чцест- венным ограничением максимального коэффициента деления, так как произведение взаимно простых целых чисел растет очень быстро с ростом числа сомножителей (т„е, с ростом числа каналов п) Например, ограничиваясь только трехразрядными двоичными счетчиками 7 и основаниями счета N,1 5, NЈ 7, XT 8, можно получать гоэффчциент ы деления до NwaKc Ng KM 3 280, а добавив еще двухразрядный счетчик и выбрав основание счета 3, можно довести возможный коэффициен деления до 840. Если выйти за рамки 2- и 3-разрядных счетчиков и использовать еще один 4-разрядный счетчик и основание счета 11, то верхняя граница возможных коэффициентов деления возрастет до 9240. Добавление еще одного 4-разрядного счетчика и выбор основания счета 13 позволяет довести верхнюю границу коэффициентов деления устройства до 120120, что не является пределом, но, по-видимому, уже охватывает все разумные потребности Итак для реализации любых коэффициентов деления (при предельно высоком бы716

стродействии) вплоть до 280 нужно 3 канала, до 840 - 4 канала, до 9240 - 5 каналов, до 120120 - 6 каналов и т.flo При этом быстродействие делителя частоты в целом ограничивается ли быстродействием двоичного счетчика с максимальным количеством разрядов,. При использовании элементной базы с эмиттерно связанной логикой верхняя граничная частота может существенно превышать 100 МГц и при этом слабо зависит от числа каналов п, так как быстродействие счетчиков с основаниями 11 и 13 отличаются мало (оба оня 4-разрядные).

В случае, если требование высокого быстродействия не является определяющим, для сокращения числа каналоя и уменьшения объема аппаратуры взаимно простые основания N; целесообразно выбирать возможно большими, но с учетом возможностей элементно базы. Например, для 4-рэзрядной эле- ментной базы уже в двухканалыюл схем делителя можно получить максимальный коэффициент деления 240 с основан ями счета 15 и 16, в 3-канальной - 3VU с основаниями счета 169 15 и 13 4-канальнсй - З (320 с основаниями счета ,16, 15, 13 и 11, и т.д.,

Отметим, что выбор оснований счета Nj и количества каналов п с точки зрения работоспособности устройства и достижения цели изобрет-ения ограничивается лишь требованием, чтобы их произведение .IjN, было не меньше максимального значения требуемого коэффициента деления частоты. Конкретные численные значения N } удовлетворяющие этому условию, могут быть произвольными, но при их выборе следует учитывать противоречивые в дай- ном случае требования быстродействия

0

5

0 5 0

5

0 §

8

и минимума объема аппаратуры, выполняемой на стандартной элементной базе.

Формула изобретени я

1„ Делитель частоты, содержащий Д1 счетчиков импульсов с взаимно про- стыми основаниями счета N (i 1, 2, ,«., n), счетные входы которых соединены с входной шиной, n-входовый элемент И и выходную шину, отличающийся тем, что, с цепью обеспечения любых значений коэффициента деления N в пределах от 2-х до ч

П N при сохранении быстродействия, t в него введены и переключателей и

п мультиплексоров, адресные входы каждого из которых соединены с выходами соответствующего счетчика импульсов, установочный вход каждого из которых соединен с выходной шиной и с выходом n-вхоцового элемента И, входы которого соединены с выходами соответствующих мультиплексоров, М -е информационные входы которых (где 11- - остаток от деления коэффициента деления N на основание счета N -го иш-а импульсов) через соответствующие переключатели соединены с шиной логической единицы.

2„ Делитель частоты по п. 1, отличающийся тем, что счетчик импульсов содзржит двоичный сметчик импульсов, выходы разрядов которого соединены с соответс вукгцими зходами дешифратора и выходами счетчика импульсов, счетный вход которого соединен со счетным входом двоичного счетчика импульсов, вход сброса которого соединен с выходом элемента ИЛИ., первый -ход которого соединен с выходом дешифратора, второй вход - с установочном входом счетчика импульсов.

Изобретение относится к импульсной технике и может использоваться в синтезаторах частот для получения больших значений коэффициентов деления, выражающихся, в частности, простыми числами, при высоком быстродействии. Цель изобретения - обеспечение любых значений коэффициента деления N в пределах от 2-х до п П N-, где N- - основание счета 1-го - 1 счетчика импульсов (i 1 ,2, .. „ ,п) , п - число счетчиков 1, Постгвленная цель дости ются введе.-;иеп мультиплексоров 2 и переключателей 60 Устройстве такхе содеркит элемент 35 выходную и входную шины 4 л , Приведены примеры проектирования телей частоты с различными диапазонами коэффициентеD деления, 1 30п0 ф-лыэ 1 ил о ffi