Устройство преобразования частоты в код Советский патент 1991 года по МПК H03M1/60 

Изобретение относится к измерительной технике и может быть использовано для создания быстродействующих частотомеров, детекторов частотно-манипулированных сигналов, а также в системах сбора данных с цифровой обработкой аналоговых сигналов.

Цель изобретения - упрощение устройства и расширение динамического диапазона.

На фиг. 1 представлена функциональная схема предлагаемого устройства; на фиг.2 - функциональная схема устройства с расширенным динамическим диапазоном; на фиг.З - зависимость частоты от времени и аппроксимирующая функция; на фиг.4 - возможная реализация приоритетного шифратора.

Устройство содержит опорный генератор 1, формирователь 2 входных сигналов, коммутаторы 3 и 4. делитель 5 частоты, счетчик 6 адреса, постоянное запоминающее устройство (ПЗУ) 7, блок 8 сравнения кодов, формирователь 9 кода, регистр 10, счетчик

11, делители 12 и 13 частоты с переменным коэффициентом деления и приоритетный шифратор 14.

Устройство работает следующим образом.

В матрице ПЗУ 7, начиная с нулевого адреса, записаны значения Nil, N21 и т.д. (фиг.З). С началом периода измеряемой частоты F формирователь входных сигналов 2 переключает коммутатор 3 в верхнее (по схеме) положение, сбрасывает в нуль счетчик 6 адреса и формирователь 9 кода, пред- . ставляющий собой реверсивный счетчик емкостью N20. Импульсы опорного генератора 1 с частотой f заполняют формирователь 9. В момент времени Т20 №o/f на выходе формирователя 9 появляется импульс переполнения, который переключает коммутатор 3 в нижнее (по схеме) положение и импульсы с выхода опорного генератора 1 начинают поступать через коммутатор 4 на вычитающий вход форми(Л

С

ON J V| О

00

решателя 9. При уменьшении кода на выходе формирователя 9 до величины Nn на выходе блока 8 сравнения кодов появляется импульс, который увеличивает на единицу значение счетчика 6 адреса и переключает коммутатор 4 в нижнее (по схеме) положение. При этом на вычитающий вход формирователя 9 начинают поступать импульсы частотой f/k с выхода делителя 5 частоты. В матрице ПЗУ 7 по адресу, полученному с выхода счетчика 6, записано значение кода N21 и при достижении этой величины на выходе формирователя 9, блок сравнения 8 выработает второй импульс, переводит коммутатора 4 в серхнее (по схеме) положение, увеличивает из единицу код счетчика 6 адреса и т.д, Формирование кода заканчивается в момент окончания периода измеряемой частоты, значение кода с выхода формирователя 9 переписывается в регистр 10, и процесс формирования кода начинается сначала. Таким образом, на выходе регистра 10 находится код, соответствующий частоте предыдущего измеренного периода с погрешностью не хуже V N, и время при данном способе преобразования равно периоду измеряемого сигнала.

Епли а матрице ПЗУ 7, начиная с нулевого адзеся. записаны значения:

No N ю; Ni Nio-N2i:

N2 N21 -Nn;(1)

N3 N11 - N22:

Mi N21- NU-H,

то в счетчике 11 на каждом интервале аппроксимации формируется разность между Nat и Ми. которая и сравнивается со значениями, записанными в ПЗУ для каждого интервала аппроксимации.

Таким образом, разрядность ПЗУ и схемы сравнения должна соответствовать максимальной разнице кодов на аппроксимируемом отрезке, которая значительно меньше разрядности полного формируемого кода, чем достигается упрощение схемы,

Недостатком устройства является то, что диапазон измеряемых частот и, соответственно, формируемого кода лежит в пределах

1

W

Nao Ј N N20;

Рм S F FM ;

Расширение диапазона возможно увеличением коэффициента К, но при этом за счет ограничения увеличивается значение

допустимой погрешности Д N. Для расширения динамического диапазона без увеличения погрешности в устройство введены первый и второй делители 12 и 13 частоты с переменным коэффициентом деления и приоритетный шифратор 14.

Устройство (фиг.2) работает следующим образом.

Делители 12 и 13 делят частоту входного сигнала на величину, равную (, где е - значение кода на выходе приоритетного шифратора.

В интервал времени

Т2о Ј Т Т20 VT при значении кода

N20 S N N20/V7

на выходе приоритетного шифратора 14 значение е 0 и оба делителя не оказывают влияния на работу схемы, так как их коэффициент деления равен единице. При достижении значения кода N

N2U VT

на выходе

приоритетного шифратора появляется код, равный 1, который устанавливает коэффициент деления делителей 12 и 13, равным

Vk. Нетрудно показать, что подстановка новых значений f, N20, Т2о и формирование разницы кодов из системы уравнений (1) счетчиком 11. сохраняет значения NI, записанные в матрице ПЗУ, для любого значения

е на выходе приоритетного шифратора. Поэтому массив данных в ПЗУ сохраняется для каждого поддиапазона и необходимо при изменении кода на выходе приоритетного шифратора 14 счетчик адреса 6 возвращать

в исходное состояние, что достигается соответствующим выбором емкости счетчика адреса 6.

45

Формула изобретения

1. Устройство преобразования частоты в код, содержащее опорный генератор, формирователь кода, регистр, формирователь входных сигналов, выход которого подклюцен к тактирующему входу регистра и установочному входу формирователя кода, выходы которого соединены с соответствующими информационными входами регистра, выходы которого являются выходной

шиной,отл ичающеесятем.что,с целью упрощения, в устройство введены два коммутатора, счетчик, делитель частоты, постоянное запоминающее устройство, блок сравнения кодов, счетчик адреса, вход установок в О которого объединен с первым управляющим входом первого коммутатора и подключен к выходу формирователя входных сигналов, а счетный вход объединен с управляющим входом второго коммутатора. с входом установки в 0й счетчика и подключен к выходу блока сравнения кодов, первые и вторые входы которого соединены с соответствующими выходами постоянного запо- минающего устройства и счетчика соответственно, входы постоянного запоминающего устройства соединены с соответствующими выходами счетчика адреса, а счетный вход счетчика объединен с вычитающим входом формирователя кода и под- ключей к выходу второго переключателя, первый и второй информационные входы которого соответственно через делитель частоты и непосредственно подключены к первому выходу первого переключателя, второй выход которого соединен с суммирующим входом формирователя кода, выход переполнения которого соединен с вто- рым управляющим входом первого коммутатора, вход которого соединен с выходом опорного генератора.

2. Устройство поп.1.отличающее- с я тем. что, с целью расширения динамического диапазона, введены первый и второй делители частоты с переменным коэффициентом деления и приоритетный шифратор, группа входов которого соединена с соответствующими выходами формирователя кода, вход соединен с выходом переполнения формирователя кода, а выход - с управляющими входами первого и второго делителей частоты с переменным коэффициентом деления, первый из которых включен между выходом второго переключателя и вычитающим входом формирователя кода, а второй - между первым выходом первого переключателя и входом делителя частоты.

F,W

F.fi/т

Изобретение относится к измерительной технике и может быть использовано для создания быстродействующих частотомеров, детекторов частотно-манипулированных сигналов, а также в системах сбора данных с цифровой обработкой аналоговых сигналов. Изобретение позволяет упростить устройство за счет того, что в преобразователь, содержащий формирователь входных сигналов, опорный генератор, формирователь кода и регистр, введены счетчик, счетчик адреса, ПЗУ, делитель частоты, блок сравнения кодов, два коммутатора. Изобретение позволяет расширит ь также динамический диапазон за счет дополнительного введения в устройство двух делителей частоты с переменным коэффициентом деления и приоритетного шифратора. 1 з.п.ф-лы, 4 ил.

Г

Фиг. 5