Изобретение относится к радиотехнике и может быть использовано в сие- темах передачи сигналов для адаптивной коррекции искажений.
Цель изобретения - повышение быстродействия .
На чертеже приведен пример вы- полнения устройства для осуществления способа обработки цифровых сигналов по типу предпочтительно адаптивного трансверсального фильтра.
Устройство содержит преобразова- тель 1 троичного сигнала в сигнал модуля и знака, линию 2 задержки, имеющую две ветви 2.1 и 2.2 и отводы 2.1.0-2.1.(N-1) и 2.2.0-2.2.(N-1), многоканальный коммутатор опроса 3, содержащий мультиплексоры 3.1.1-3.1.W 3.2.1-3.2.W, кодирующий блок 4, накопитель 5 частичных сумм, блок 6 суммирования, содержащий сумматор 6.1 и входные регистры 6.2 и 6.3, дополни- тельный блок 7 суммирования, содержащий сумматор 7.1 и входные регистры 7.2 -и 7.3, счетчик 8, умножитель 9, коммутатор Ю, вход 11.
В предлагаемом способе обработки цифровых сигналов по типу предпочтительно адаптивного трансверсального фильтра используется следующий алгоритм обработки.
В (N-1)-ступенчатом трансверсаль- ном фильтре величина элемента tk выходного сигнала, содержащегося во временном элементе k, может быть описана как
N-I Ч .j C;,
где .- - величины элементов сигнала
отвода, появляющиеся в это временном элементе в отдельных отводах линии 2 задержки;С - N коэффициентов фильтра,
которые определяют свойства фильтра (частотную характеристику, временную характеристику). В случае адаптивной настройки фильтра отдельные коэффициенты С; фильтра могут быть постепенно установлены посредством итерации, которая может быть описана с помощью формулы
c.Wi c:(Krs uGX.;
где и представляет собой так называемую регулирующую величину, которая определяет время установки фильтра в желаемое состояние и требуемые коэффициенты длины слова и тем самым точность фильтра, которая, однако для обеспечения надежной установки (сходимости фильтра) также не может быть выбрана слишком большой, Д(5 является ошибкой, остающейся по отношению к преследуемой заданной величине рассмотренного элемента выходного сигнала. Вместо такой ошибки можно в случа необходимости использовать только ее знак зйп(Д.ц) как установочный критерий.
Предлагаемое устройство имеет прежде всего на своем входе снабженную
отводами (0,1,2,3N-, N-1) (11-1)ступенчатую линию 2 задержки, на вход которой поступает подлежавши обработке цифровой сигнал. В прообричовате- ле 1 подводимый на вход 11 линии 2 задержки подлежащий обраПогке троичный сигнал прежде всего перекодируют в пару бинарных сигналов, охватывающую двоичный сигнал модуля и ;воич51655 );)9
ный сигнал знака. Линия 2 задержки
имеет CN-1)-ступенчатую ветвь 2.1, в которую поступает двоичный сигнал знака, и (N-1)-ступенчатую ветвь 2.2. в которую поступает двоичный сигнал модуля. Каждая группа из W друг за другом следукицих отводов линии 2 задержки, имеющей N/W групп отводов, соединена с группой входов, соответствующих этой группе отводов, многоканального коммутатора 3, имеющего N/W групп входов. Многоканальный коммутатор 3 может иметь для каж дои ветви 2.1, 2.2 линии задержки со ответственно W синфазно управляемых с помощью счгетчика 8 мультиплексоров 3.1.1-3.1.W, 3.2.1-3. 2.W с N/W входа ми, соответствующие входы которых подсоединены к соответствующим друг другу отводам отдельных групп стволов. В примере исполнения, в котором друг за другом следующих отводов объединены в группу, при этом образующие такую группу отводы 2.1.0, 2.1.1, имеющие таких групп отводов 2.1.0-2.1.(Г1-1) ветви 2.1 линии 2 задержки, соединены с соответствующими этой группе отводов пер выми входами обоих мультиплексоров 3.1.1 и 3.1.W, а следующая группа обоих отводов 2.1.2 и 2.1.3 соединена с вторыми входами этих мультиплексоров и т.д., отводы 2.1.(М-2) и 2.1(N-1), образующие последнюю группу отводов, соединены с последними входами обоих мультиплексоров 3.1.1 и 3.1.W.
Подобным образом соединены отводы второй ветви 2.2 линии задержки с входами мультиплексоров 3.2.1-3.2.W.
Многоканальный коммутатор 3, образованный посредством четырех мультиплексоров 3.1.1-3.2.W, может быть в N/W раз быстрее, чем линия 2 задержки, так что на каждый шаг задержки, т.е. в каждый временной элемент, считываются все отводы линии задержки.
Выходы мультиплексоров 3.1.1- 3.2.W подключены к общему кодирующему блоку 4, образованному в примере исполнения посредством постоянного блока памяти (ROM), в котором считанная с помощью многоканального коммутатора 3 пара следующих друг за другом элементов троичного сигнала, т.е. соответствующий такой паре элементов троичного сигнала квадруполь,.
может быть перекодирован следующим из табл. 1 способом с помощью элементов двоичного сигнала, появляющихся на соответствующих отводах обоих ппт- вей 2.1 и 2.2 линии задержки.
В табл. 1 в колонках t
и t
25
приводятся возможные пары следующих один за другим элементов троичного
10 сигнала, а в колонках гл. 1.1, in.l.W, m. ;.. 1 и m.2.W им соответствую, появляющиеся на выходах мультиплексоров 3.1.1, 3.1.W, 3.2.1 и 3.2.W биты сигнала знака и сигнала модуля. Появллю- 15 тщеся на выходах кодирующего блока 4 управляющие биты P|-PJ-, соответствующие отдельным квадруполям битов сигнала знака и сигнала модуля, приведены в табл. 1 в колонках P,-PS-. При этом управляющие биты р- и рф, в дополнение к групповому адресу, выданному счетчиком 8, служат выборке накопительных ячеек накопителя 5 сигналов частичных сумм.
В накопителе 5, выполненном при адаптивном фильтровании сигналов, как накопитель считывания и записи (RAM), накапливают сигналы частичных сумм, соответствующие A N/W возможным
30 комбинациям W друг за другом следующих сигнальных элементов А-значимого цифрового сигнала из N/W друг за другом следующих групп элементов цифрового сигнала из соответствующих, оцененных согласно соответствующей настройке фильтра элементов сигнала отвода. В рассматриваемом здесь примере исполнения с и в накопителе 4 под каждым групповым адресом, т.е. соот4Q ветственно для каждой j-й группы отводов (с ), . . .N/W-1), в принципе накапливают частичные суммы, указанные соответственно в колонке F табл. 2, где отдельные слагаемые представляют
45 соответствующие данному индексу коэффициенты фильтра. Видно, что в принципе накапливают частичные суммы, соответствующие возможным комбинациям следующих друг за другом
50 элементов троичного сигнала, из соответствующих, оцененных согласно настройке фильтра, т.е. умноженных на соответствующие коэффициенты фильтра элементов tk 2- сигнала от
5 вода, из которых яатем согласно парам РЗ Р4 управляющих битов - и тем самым I. соответствии со считанными -элементами сигнала отвода считывают час35
тичную сумму.
I
В табл. 2 в колонке F приведены для 9 возможных комбинаций ,
4-2JH (( 1) ТР°ИЧНЫХ сиг налов и для соответствующих табл. 1 управляющих битов р.,, р результирую|цие согласно вьфажению V-r
F(k,J) CWJ.+V
частных сумм и оцененных с помощью коэффициента С; фильтра элементов а; сигнала отвода группы из таких элементов сигнала.
Требуемая для накопления частичных сумм емкость накопителя уменьшается, если накапливают только отличные от нуля сигналы частичных сумм и если при знакосимметричном цифровом сигнале только однократно запоминают отличающиеся только своим знаком сиг- напы частичных сумм, причем тогда в течение каждого шага задержки в соответствии с действительной комбинацией элементов цифрового сигнала прибавляют или вычитают последовательно считанные сигналы частичных сумм для образования элемента выходного сигнала, а также снова подлежащего запоминанию исправленного сигнала частичных сумм. Таким образом, как это видно из следующих пояснений работает также схема согласно чертежа.
Выход накопителя 5 частичных сумм соединен с входным регистром 6.2 блока 6 суммирования сигналов, выходной сигнал которого поступает на вход входного регистра 6,3, что позволяет последовательно суммировать сигналы частичных сумм, считываемые для каждого шага задержки из накопителя 5. Причем появляющийся на выходе кодирующего блока 4 управляющий бит (р2 в табл. 1) указывает прибавляется (при Р2(0 или вычитается (при р 1) находящаяся во входном регистре 6.2 частичная сумма, посредством управляющего бита (р, 0 в табл.1), появляющегося на выходе кодирующего устройства 4, запирается входной регистр 6,2, если мгновенно достигнутая сумма свертки должна оставаться неизменной, так что не происходит ни сложения, ни вычитания. Если в течение элемента задержки были суммияова- ны сигналы частичных сумм, соответствующие появляющимся в отводах 1. .1.0- ;l.1(N-1), 2.2.0-2. :.(N-1) линий задержки элементам цифровых сигналов,
5
0
5
0
5
0
5
0
5
т.е. были последовательно считаны и друг с другом сложены соответствующие сигналы частичных сумм для соответствующего шага задержки в соответствии с N/W действительными комбинациями троичных сигналов, то в заключении на выходе блока 6 получают соответствующий обработанный, т.е. отфильтрованный, элемент выходного сигнала G.
Чтобы входной цифровой сигнал был правильно переработан в выходной цифровой сигнал, т.е. в известной степени (во временном диапазоне) отфильтрован, соответствующие желаемой характеристике фильтра сигналы частичных сумм должны быть накоплены в накопителе 5 частичных сумм. В схеме сигналы частичных сумм с процессе адаптации итеративно образуются тем, что каждый из последовательно считанных сигналов частичных сумм, будучи скомбинированным с корреляционной величиной, образует исправленный сигнал частичных сумм, как новый сигнал частичных сумм. Для этого выход накопителя 5 соединен с одним входным регистром 7.3 дополнительного блока 7, управляемым также с помощью кодирующего блока и который имеет второй входной регистр 7,2 для появляющегося во время каждого шага задержки сигнал До к ошибки, оцененного с помощью регулирующей величины б. Выход дополнительного блока 7, на котором образуется сигнал Sj, соединен с входом записи накопителя 5.
Сигнал u GK ошибки представляет собой отклонение выходного сигнала G от заданной величины и может быть образован различными способами, например путем вычитания из выходного сигнала О этого же выходного сигнала, оцененного с помощью триггера 1Чмитта.
Сигнал &СК ошибки может также быть соответственно усреднен и/или должен также быть эффективным только по своему знаку, что здесь, однако, также более подробно не должно прослеживаться.
Сигнал ЛQkошибки в дополнение к оценке с помощью регулирующей величины g может также быть оценен с помощью величины q, т.е. быть умноженным, причем в зависимости от выдаваемого кодирующим блоком управляющего бита ру величина q при ) имеет значение 1 или (при ) значение 2. Как видно из табл. 1 величина q равна
сумме квадратов считанных элементов сигнала отвода. Посредством дополнительной оценки сигнала ошибки с помощью этой суммы квадратов эле- с ментов сигнала отвода или с помощью
скалярного произведения а „ а ..; векто/г 7 Г0
pa (..вектор - строка a t : ) описывающего с помощью своих частичных компонентов .yr,
), . . . , W-1 .) c.Mb.Nvn- ность элементов цифрового сигнала, появляющихся в k-м временном пломснте в отводах по линии 2 задержки, на самого себя (вектор - столбец a t- ; ) - в случае необходимости может быть ускорена адаптация частичных сумм, описывающаяся с помощью:
Изобретение относится к радиотехнике . Цель изобретения - повышение быстродействия. Для осуществления способа обработки цифровых сигна- лов используется устройство, содержащее преобразователь 1 троичного сигнала в сигнал модуля и знака, линию задержки 2, имеющую две ветви с отво
F(,pa а „J .
В табл. 2 представлены при цифровом сигнале с тремя значениями (троичном сигнапе) и групповом объединении соответственно W. I элементов отвода девять возможных частичных сумм F(k,j). Если вместо этого должен быть обработан двузначащий, т.е. имеющий только два значения 1 и -1 цифровой сигнал (двоичный сигнал), причем в отличие от чертежа, тогда при отсутствии преобразователя 1 кодов требуется предусмотреть только одну ветвь линии 2 задержки, то при групповом объединении соответственно элементов сигналов отвода являются возможными только четыре двухзвен- ные частичные суммы F табл. 2.
Вообще накопление частичных сумм при А-значимом, знакосимметричном цифровом сигнале требует емкость накопителя 5 равную: 1/2-A -N/W частичных сумм при четном значении А подлежащего обработке цифрового сигнала, причем коэффициент 1/2 появляется ввиду того, что при знакосимметрии цифрового сигнала должна быть накоплена только половина возможных величин частичных сумм. При нечетном значении А число подлежа цих накоплению величин частичных сумм уменьшается на единицу, так как не требуется запоминать, в таком случае требуется емкость .накопителя 5, равная 1/2(А - 1)N/W частичных сумм.
В табл. 3 приводится число N./W требуемых на шаг задержки арифметических операций для различных длин групп, а также требуемая для накопления частичных сумм емкость накопителя для симметричного двоичного сигнала и для симметричного троичного сигналл.
Видно, что при получается уменьшение вдвое числа требуемых арифметических операции (в сравнении с соответствующим известным
трансверсальным фильтром), причем необходимая емкость накопителя при фильтрации двоичного сигнала не попытается в то время, как при фильтрации ции троичного сигнала она удваивается.
20
5
0
5
0
5
0
5
Формула изобретения
сумм скомбинирован с корреляционной величиной и образует исправленный сигнал частичной суммы, который накапливают в качестве нового сигнала частичных сумм.
оцененной с помощью установочной велико ним из входов дополнительного блока
ины и суммы квадратов элементов сигала.
+ 1
о
-1
+ 1
о
-1
+ 1
о -1
о о о о о о I,
L L
О
о
L
О
о
L
О ;) I,
L L L О О О L L L
тем, что введены кодирующий блок, накопитель частичных сумм, а многоканальный коммутатор выполнен с W выходами, где W - число отводов линии задержки в каждой из N/W групп, i-входы которого подключены к отводам i-й группы из N/W групп отводов линии задержки, выходы многоканального коммутатора подключены к входам кодирующего блока, выходы которого подключены к входам накопителя частичных сумм, выход которого подключен к одному их входов блока суммирования,
5 выход которого соединен с его другим входом и является выходом устройства.
/. Устройство по п. 6, отличающееся тем, что выход накопителя частичных сумм соединен с одсуммирования, выход которого подключен к входу записи накопителя частичных сумм, а другой вход дополни- тепьного блока суммирования является 5 входом подачи сигнала ошибки, оцененного с помощью установочной величины.
Q ступенями отводов, входы которых подключены к двум выходам преобразователя троичного сигнала в сигнал модуля и знака соответственно. Т а б л и ц а 1
5
L L L L 0 L L L L
0 D 0
L
L
L L L
L I,
0 Л
.) )
L
L
0 L 0
0 L 0 L
L 0 L 0
0 L 0
L
Таблица
| Цифровой фильтр | 1979 |
|
SU898592A1 |
| Переносная печь для варки пищи и отопления в окопах, походных помещениях и т.п. | 1921 |
|
SU3A1 |
