Устройство для вывода информации Советский патент 1991 года по МПК G06F3/00 

Изобретение относится к автоматике и измерительной технике, в частности к информационно-вычислительным комплексам, и может быть использовано в автоматизированных системах управления технологическими процессами (АСУТП).

Цель изобретения - повышение достоверности выводимой информации за счет постоянного автоматического контроля исправности и включения на документирование двух блоков печати в случае обнаружения неисправности.

На фиг. 1 представлена функциональная схема устройства, на фиг.2 - функциональная схема блока контроля и переключения; на фиг.З - функциональная схема блока модификации адреса; на фиг.4 - временная диаграмма работы устройства.

Устройство для вывода информации (фиг.1) содержит первый 1-1 и второй 1-2 блоки управления, первый 2-1 и второй 2-2 блоки печати, первый 3-1 и второй 3-2 блоки модификации адреса, первый 4-1 и второй 4-2 блоки контроля и переключения, первый 5-1 и второй 5-2 дешифраторы, первый 6-1 и второй 6-2 элементы задержки.

Блок 3-1 (3-2) модификации адреса (фиг.З) содержит элемент НЕ 7-1 (7-2). элемент И 8-1 (8-2), коммутатор 9-1 (9-2), сумматор 10-1 (Ю-2), формирователь числа М (-М) 11-1(11-2).

Блок 4-1 (4-2) контроля и переключения (фиг.2) содержит блок 12-1 (12-2) сравнения,

О

сл о сл

о

элемент 13-1 (13-2) задержки, первый 14-1 (14-2|и второй 15-1 (15-2), третий 16-1 (16-2) элементы И. второй элемент ИЛИ 17-1 (17-2), элемент ИЛИ-НЕ 18-1 (18-2), первый элемент ИЛИ 19-1 (19-2). первый триггер 20-1 (20-2), мультиплексор 21-1 (21-2), второй триггер 22-1 (22-2). элемент НЕ 23-1 (23-2).

Устройство работает следующим образом.

В исходном состоянии блок управления 1-1 (1-2) формирует сигнал Сброс, который поступает на третий вход блока 4-1 (4-2) контроля и переключения и на второй вход блока 2-1 (2-2) печати (например, устройство печати знакосинтезирующее А521-5) и устанавливает их в исходное состояние. В случае исправности блока 2-1 (2-2) на его первом выходе отсутствует сигнал неисправности, на его втором выходе устанавливается сигнал готовности к приему информации, поступающей на девятый вход блока 4-1 (4-2) и десятый вход блока 4-2 (4-1), являющимся соответственно первым и вторым входами мультиплексора. При этом блок 4-1 (4-2) контроля и переключения на третьем выходе, являющемся выходом мультиплексора 21-1 (21-2), формирует сигнал готовности, поступающий на пятый вход блока 1-1 (1-2) управления, где он и фиксируется регистром состояний блока управления.

Передача данных в блок печати производится в два этапа.

На первом этапе осуществляется режим чтения. При этом на входах адреса устанавливается код адреса выбранного блока 2-1 (2-2) печати, поступающий на входы дешифраторов 5-1, 5-2 и на вторые входы блоков 3-1 (3-2) модификации адреса, являющиеся первыми входами сумматоров 10-1, 10-2. На линии управления устройства формируется сигнал Чтение (логический О), поступающий на первые входы блоков 3-1, 3-2, по которому блок 3-1 (3-2) модицикации адреса выдает на третий вход блока 1-1 (1-2) код адреса без модификации. Селектор адреса, имеющийся в каждом из блоков 1-1 (1-2), определяет, какому из блоков печати принадлежит установленный адрес, и по сигналу синхронизации СХЗ (см.фиг.4), задержанному элементом задержки 6-1 (6-2) на время, большее времени задержки в блоке модификации адреса 3-1 (3-2), на входах данных блок 1-1 (1-2) устанавливает слово состояния соответствующего блока 2-1 (2-2) печати (готовность к приему информации).

На втором этапе осуществляется режим записи. При этом на входах адреса устанавливается код адреса выбранного блока печати 2-1 (2-2). На линии управления

устанавливается сигнал записи (логическая 1), поступающий на первый вход элемента И 8-1 (8-2) блока 3-1 (3-2) модицикации адреса. На выходе дешифратора 5-1 (5-2)формируется сигнал, поступающий на третий вход блока 3-1 (3-2) модификации адреса и на шестой вход блока 4-1 (4-2) контроля и переключения, по которому устанавливается в единичное состояние второй триггер. В об0 щем случае адрес одного блока печати отличается от адреса другого на величину М, т.е. если адрес блока 2 - 1 А, то адрес блока 2 - 2 А + М, При установке на выходах адреса устройства кода А на выходе дешиф5 ратора 5-1 возникает сигнал, который через элемент НЕ 7-1 поступает на второй вход элемента И 8-1 и запирает его и коммутатор 9-1 блока 3-1 (см.фиг.2), на выходе сумматора 10-1, являющемся выходом блока 3-1 мо0 дификатора адреса, устанавливается код А.

При этом на выходе дешифратора 5-2

отсутствует сигнал, коммутатор 9-2 блока

3-2 подключает к второму входу сумматора

10-2 блока 3-2 код М от задатчика 11-2 числа.

0 На выходах сумматора и блока 3-2 модификации адреса устанавливается код А + М.

В случае установки на входах адреса кода А + М на второй вход сумматора 10-1 блока 3-1 модификации адреса подключает0 ся от формирователя 11-1 число М. На выходе сумматора 10-1 и выходе блока 3-1 устанавливается код А + М - М А, а на выходе блока 3-2 - код А + М.

Таким образом, в режиме записи неза5 висимо от установленного адреса (адреса А или адреса А + М) на третий вход каждого из блоков 1-1 (1-2) поступает с выхода блока 3-1 (3-2) модификации адреса свой адрес и оба блока 1-1 (1-2) с момента сформирования в

0 них синхросигнала СХ И подают на первые входы соответствующих блоков 3-1 (3-2) и первые входы своих блоков контроля и переключения 4-1 (4-2) и вторые входы чужих блоков 4-2 (4-1) в соответствующем формате

5 даные (см. фиг.4). Первые и вторые входы блоков 4-1 (4-2) являются первыми и вторыми входами блоков 12-1 (12-2) сравнения (см.фиг.З). В случае установки на ОШ 1 адреса блока 2-1 (2-2) формируется сигнал, по0 ступающий на шестой вход своего блока 4-1 (4-2) и вход 7 чужого блока 4-2 (4-1), являющиеся соответственно первым входом триггера 22-1 (22-2) и вторым входом элемента ИЛИ-НЕ 18-2 (18-1). Сигнал с выхода эле5 мента ИЛИ 19-1 (19-2) поступает на первый вход элемента И 16-1 (16-2) и управляющий вход мультиплексора 21-1 (21-2) (см.фиг.З). Мультиплексор 21-1 (21-2) пропускает на третий выход блока 4-1 (4-2) и на пятый вход блока 1-1 (1-2) сигнал готовности своего блока2-1 (2-2) с второго выхода своего блока 2-1 (2-2), а мультиплексор 21-2 (21-1) пропускает на пятый вход блока 1-2 (1-1) сигнал готовности с второго выхода чужого блока 2-1 (2-2). По этим сигналам в блоках 1-1 и 1-2 управления формируются сигналы управления записью, поступающие на третьи выходы блоков 1-1 и 1-2 и пятые входы соответствующих блоков 4-1 и 4-2 контроля и переключения, являющиеся вторыми входами элементов И 16-1 (16-2), первые входы которых соединены с выходами элементов ИЛИ 19-1 (19-2). На выходе элемента И 16-1 (16-2) и втором выходе своего блока 4-1 (4-2) формируется сигнал ВД-П (по терминологии интерфейса 2 ТБ), поступающий на третий вход своего блока 2-1 (2-2). По этому сигналу блока печати принимает информацию и производит документирование.

Сигнал неисправности в устройстве возникает в следующих случаях:

-при несравнении информации в одном из блоков сравнения 12-1 или 12-2 (элементы 12. 14, 17 и 20);

-при неисправности в одном из блоков печати 2-1 или 2-2 (элемент 17, триггер 20);

-при неисправности в формировании сигнала на выходе дешифратора 5-1 или 5-2 (элементы 15, 16 17 и 20);

-при неисправности в формировании сигнала ВД-П блоком 1-1 или 1-2 (элементы 13, 17 и 20).

В случае любой из возможных неисправностей, возникающих в блоках 1-1 (1-2) управления, блоках 2-1 (2-2) печати, на выходе соответствующего элемента ИЛИ 17-1 (17-2) блока 4-1 (4-2) возникает сигнал, устанавливающий триггер 20-1 (20-2) в состояние 1. На его выходе, являющемся первым выходом блока контроля и переключения, появляется сигнал, сигнализирующий о неисправности в устройстве вывода информации. Кроме того, по этому сигналу осуществляется переключение в состояние 1 триггера 20-2 (20 1). При этом мультиплексор 21-1 передает на пятый вход блока 1-1 сигнал Готовность от блока 2-1, а мультиплексор 21-2 - сигнал Готовность от блока 3-2. С выхода элемента И 16-1 блока 4-1 сигнал ВД-П, сформированный в блоке 1-1, поступает на третий вход блока 2-1 печати, а с выхода элемента И 16-2 блока 4-2 сигнал ВД-П, сформированный в блоке 1-2, поступает на третий вход блока 2-2. Таким образом, при возникновении какой-либо неисправности в устройстве производится документирование информации одновременно обоими блоками 2-1 и 2-2 печати. Лишь после выявления и устранения неисправности по сигналу Сброс, поступающему с второго выхода блоков 1-1 и 1-2 управления, блоки 4-1, 4-2 и 2-1, 2-2 устанавливаются в исходное состояние, когда каждый из блоков 2-1 (2-2) документирует лишь свою информацию.

Таким образом, по сравнению с прототипом предлагаемое устройство позволяет контролировать достоверность информации, исправность основных узлов блоков

0 управления, а при возникновении неисправности включать на документирование два блока печати с тем, чтобы исключить потерю информации.

-Формула изобретения

51. Устройство для вывода информации,

содержащее первый и второй блоки управления, первый и второй блоки печати, причем информационные входы устройства соединены с информационными входами

0 первого и второго блоков управления, первые управляющие входы которых являются управляющим входом устройства, первый и второй выходы блоков управления соединены с информационным и установочным вхо5 дами соответствующих блоков печати, первые выходы которых соединены с входами неисправности соответствующих блоков управления, отличающееся тем, что, с целью повышения достоверности выводи0 мой информации, введены первый и второй блоки контроля и переключения, первый и второй блоки модификации адреса, первый и второй дешифраторы, первый и второй элементы задержки, первые управляющие

5 входы первого и второго блоков модификации адреса соединены с вторыми управляющими входами соответствующих блоков управления, адресные входы первого и второго блоков модификации адреса и входы

0 первого и второго дешифраторов являются адресными входами устройства, входы первого и второго элементов задержки являются тактовым входом устройства, выход первого элемента задержки соединен с вто5 рым тактовым входом первого блока управления, первый тактовый вход которого соединен с выходом первого блока модификации адреса, второй управляющий вход ко- торого соединен с выходом первого

0 дешифратора и вторым управляющим входом первого блока контроля и переключения, первый информационный вход которого соединен с первым выходом первого блока управления и вторым информаци5 онным входом второго блока контроля и переключения, первый информационный вход которого соединен с вторым информационным входом первого блока контроля и переключения и первым выходом второго блока управления, второй выход которого

соединен с установочным входом второго блока контроля и переключения, первый вход неисправности которого соединен с входом неисправности второго блока управления, вход готовности которого соединен с третьим выходом второго блока контроля и переключения, второй управляющий вход которого соединен с выходом второго дешифратора и вторым управляющим входом второго блока модификации адреса, выход которого соединен с первым тактовым входом второго блока управления, второй тактовый вход которого соединен с выходом второго элемента задержки, а третий выход соединен с первым управляющим входом второго блока контроля и переключения, второй выход которого соединен с тактовым входом второго блока печати, второй выход которого соединен с первым входом готовности второго и вторым входом готовности первого блоков контроля и переключения, первый вход готовности первого блока контроля и переключения соединен с вторым входом готовности второго блока контроля и переключения и вторым выходом первого блока печати, первый выход которого соединен с первым входом неисправности первого блока контроля и переключения, вход установки которого соединен с вторым выходом первого блока управления, третий выход которого соединен с первым управляющим входом первого блока контроля и переключения, третий управляющий вход которого соединен с четвертым выходом второго блока контроля и переключения, первый выход которого является вторым выходом исправности устройства и соединен с вторым входом неисправности- . первого блока контроля и переключения, первый выход которого является первым выходом исправности устройства и соединен с вторым входом неисправности второго блока контроля и переключения, третий управляющий вход которого соединен с четвертым выходом первого блока контроля и переключения, третий управляющий вход которого соединен с четвертым выходом второго блока контроля и переключения, первый выход которого является вторым выходом исправности устройства и соединен с вторым входом неисправности первого блока контроля и переключения, первый выход которого является первым выходом исправности устройства и соединен с вторым входом неисправности второго блока контроля и переключения, третий управляющий вход которого соединен с четвертым выходом первого блока контроля и переключения, третий выход которого соединен с входом готовности первого блока управления, а

второй выход соединен с тактовым входом первого блока печати,

2. Устройство поп.1,отличающее- с я тем, что каждый блок контроля и переключения содержит блок сравнения, первый и второй входы которого являются первым и вторым информационными входами блока, а выход соединен с первым входом первого элемента И, второй вход которого

0 является первым управляющим входом блока и соединен с первыми входами элемента задержки и второго элемента И и с вторым входом третьего элемента И, первый вход которого соединен с первым информацион5 ным входом мультиплексора и выходом первого элемента ИЛИ, первый вход которого соединен с выходом первого триггера и является первым выходом блока, а второй вход является четвертым выходом блока и

0 соединен с выходом второго триггера, первым входом элемента ИЛИ-НЕ и вторым входом элемента задержки, выход которого соединен с третьим входом второго элемента ИЛИ, первый вход которого соединен с

5 выходом первого триггера и является первым выходом блока, а второй вход является четвертым выходом блока и соединен с выходом второго триггера, первый входом элемента ИЛИ-НЕ и вторым входом элемента

0 задержки, выход которого соединен с третьим входом второго элемента ИЛИ, первый вход которого соединен с выходом первого элемента И, второй вход которого является первым входом неисправности блока, чет5 вертый вход второго элемента ИЛИ соединен с выходом второго элемента И. второй вход которого соединен с выходом второго элемента И, второй вход которого соединен с выходом элемента ИЛИ-НЕ, второй вход

0 которого является третьим управляющим входом блока, а второй управляющий вход блока соединен с установочным входом второго триггера, вход сброса которого соединен с выходом элемента НЕ, вход которого

5 является первым входом готовности блока и соединен с вторым информационным входом мультиплексора, управляющий вход которого является вторым входом готовности блока, а выход является его третьим выхо0 дом, установочный вход блока соединен с входом сброса первого триггера, вход установки которого соединен с выходом второго элемента ИЛИ, пятый вход которого является вторым входом неисправности блока,

5 второй выход которого соединен с выходом третьего элемента И.

3. Устройство поп.1,отличающее- с я тем, что каждый блок модификации адреса содержит сумматор, выход которого является выходом блока, первый вход сумматора

соединен с выходом коммутатора, второй вход которого соединен с выходом формирователя числа М, а первый вход соединен с выходом элемента И, первый вход котороблока, второй вход элемента И соединен с выходом элемента НЕ, вход которого является вторым управляющим входом блока, адресный вход которого соединен с вторым

Изобретение относится к автоматике и измерительной технике, в частности к информационно-вычислительным комплексам, и может быть использовано в автоматизированных системах управления технологическими процессами. Целью изобретения является повышение достоверности выводимой информации за счет постоянного автоматического контроля исправности блоков управления и вслюченмя на документирование двух блоков печати в случае обнаружения неисправности Устройство содержит первый 1-1 и второй 1-2 блоки управления, первый 2-1 и второй 2-2 блоки печати, первый 3-1 и второй 3-2 блоки модификации адреса, первый 4-1 и второй 4-2 блоки контроля и переключения, первый Ь 1 и второй 5-2 дешифраторы. перьуГ 5-1 и второй 6-2 элементы задержки. Предлагав мое устройство позволяет контролировать достоверность информации, ислгавность основных узлов блоков упоаь эиир и включать на документирование два блока печати при обнаружении неисправности с тем, чтобы исключить потерю информации. 2 з.п.ф-лы, 4 ил. to С

го является первым управляющим входом 5 входом сумматора.