"Устройство реализации операции "/х/-произведение @ -мерных кубов" Советский патент 1991 года по МПК G06F7/00 

Изобретение относится к вычислительной технике и может быть использовано при создании специализированных ЦВМ с расширенными логическими возможностями, реализующих алгоритмы минимизации булевых функций,синтеза и анализа логических схем.

Цель изобретения - повышение быстродействия и сокращение аппаратных затрат.

Цель изобретения достигается путем схемной параллельной реализации операции х-произведение n-мерных кубов,

На фиг.1 представлена структурная схема устройства, на фиг.2 - функциональная схема 1-й вычислительной ячейки; на фиг.З - функциональная схема решающего узла.

Операция х-произведение кубов носит самостоятельный характер, позволяющий использовать ее при синтезе и анализе логических схем

Для удобства схемного представления значений координат кубов Ki и Ка предлагается двухпозиционное представление {. х} одной координаты, а для значений координат куба Кз Ki х К.2 - трехпозиционное представление{ Lx,5}, где Ч всегда принимает одно из двух (О или 1) логических значений, а в позициях х и б проставляются единицы, если координаты принимают значения х илидсоответственно, либо нули в противном случае. Таким образом, разрешенные кодовые комбинации , и сводятся в табл. 2 и 3 соответственно

Таблица 1

(Л

С

о ел о

01

го ю

Таблица 2

Кроме того, в соответствии с тем, что (х)-произведение кубов осуществляется в два этапа, вводится трехпозиционное представление , хя. УЯ} предварительного значения координат результирующего куба Кз.

Таблица 3

Устройство, реализующее операцию /х/-произведение n-мерных кубов Ki 1 : п и Кг 1 : п, содержит п вычислительных ячеек, имеющих входы и выходы согласно табл. 1 и 3 и один решающий узел, имеющий входы и выходы согласно табл. 3 и 2 и формирующий окончательный результат - значение координат куба Кз 1 : п.

Устройство (фиг.1) содержит п вычислительных ячеек 1.1...1.П и решающий узел 2. На первый и второй входы вычислительных ячеек подается код куба Ki. на третий и четвертый входы - код куба К2.

Каждая 1-я (I тТп) вычислительная ячейка (фиг.2) содержит элементы И 3, 4 и 5, элемент ИЛИ 6, элемент И 7, элементы ИЛ И-НЕ 8 и 9, элементы И 10 и 11 и элемент ИЛИ 12.

Каждая 1-я (I 1, п) ячейка (фиг.2) реализует систему логических функций:

ti i fe i Vti i x2 lNEzii xi i :

KI (Hijv ffijvkM (CiliVxlM.

Реи1ающий узел 2 содержит п элементов ИЛИ 13.1, 13.2...13.п, обе группы элементов Запрет 14.1 ...14.п, 15.1...15.П и мажоритарный элемент 16.

Решающий узел 2 вырабатывает на своих выходах окончательное значение координат кубз Кз KixK2 и реализует систему логических функций:

ад-ЛГ Иг:

()

V2IJ )($

где уг - г(... обобщающий сигнал

по всем п шинам вычислительных ячеек 1.1. Устройство работает следующим обралом.

На переыи и второй входы каждой 1-й 1. п) вычислительной ячейки подается код

куба Ki, а на третий и четвертый - код куба Кг в соответствии с табл.1, на выходах вычислительных ячеек вырабатываются предварительные значения координат куба Кз в

соответствии с табл.3. Эти значения поступают на первый, второй, третий входы каждой 1-й группы входов решающего узла 2, при этом, если на третьих входах всех п групп входов решающего узла 2 суммарное

0 количество сигналов 1 больше одного, на выходе мажоритарного элемента 16 и, следовательно, на третьем выходе каждой 1-й группы выходов устройства появляется сигнал д 1, i (1 - п). Это в соответствии

5 с табл.2 говорит о том, что х-произведение кубов Ki и К2 пусто (0). Если же на третьих входах всех п групп входов решающего узла 2 появляется не больше одного сигнала 1 (I 1. п), то на выходах устройства

0 формируется значение куба Кз KixK2, кодированное в соответствии с табл. 2. Формула изобретения Устройство реализации операции /х/- произведение n-мерных кубов, содержа5 щее п вычислительных ячеек, где п - размерность куба, причем каждая из вычислительных ячеек содержит шесть двухвхо- довых элементов И, трехвходовый элемент ИЛИ и двухвходовый элемент ИЛИ, причем

0 выходы с первого по третий двухвходовых элементов И соединены с соответствующими входами трехвходового элемента ИЛИ, первый вход 1-й вычислительной ячейки (I 1, п) соединен с первыми входами перво5 го, второго и шестого двухвходовых элементов И, второй вход первого двухвходового элемента И, первые входы третьего и пятого двухвходовых элементов И соединены с третьим входом 1-й вычислительной ячейки,

0 второй вход которой соединен с вторым входом третьего двухвходового элемента И и первым входом четвертого двухвходового элемента И, четвертый вход i-й вычислительной ячейки соединен с вторыми входа5 ми второго и четвертого двухвходовых элементов И, выходы пятого и шестого двухвходовых элементов И соединены с соответ- ствующими входами двухвходового элемента ИЛИ, отличающееся тем, что,

0 с целью повышения быстродействия и сокращения аппаратных затрат, в него введе- ны решающий узел, содержащий n-входовый мажоритарный элемент, п двухвходовых элементов ИЛИ и две группы из п

5 элементов ЗАПРЕТ каждая, причем первый вход 1-й группы входов решающего узла соединен с прямым входом 1-го элемента ЗАПРЕТ второй группы, выход которого является первым выходом 1-й группы выхо- ов решающего узла, второй вход 1-й группы

входов решающего узла соединен с первым входом 1-го двухвходового элемента ИЛИ, третий вход 1-й группы входов решающего узла соединен с i-м входом мажоритарного элемента и вторым входом 1-го двухвходового элемента ИЛИ, выход которого соединен с прямым входом 1-го элемента ЗАПРЕТ первой группы, выход которого является вторым выходом 1-й группы выходов решающего узла, выход мажоритарного элемента соединен с инверсными входами всех элементов ЗАПРЕТ первой и второй групп и с третьими выходами всех групп выходов решающего узла, а в каждую вычислительную ячейку введены два двухвходовых элемента ИЛИ-НЕ, причем в каждой вычислительной ячейке первый вход первого двухвходового элемента ИЛИ-НЕ соединен с первым входом вычислительной ячейки, второй вход которой соединен с вторым входом первого двухвходового элемента ИЛИ-НЕ, первый вход второго двухвходового элемента ИЛИ-НЕ соединен

с третьим входом вычислительной ячейки, четвертый вход которой соединен с вторым входом второго двухвходового элемента ИЛИ-НЕ, выход которого и выход первого

двухвходового элемента ИЛИ-НЕ соединены соответственно с вторыми входами пятого и шестого двухвходовых элементов И. выход трехвходового элемента ИЛИ соединен с первым выходом вычислительной

0 ячейки, выход четвертого двухвходового элемента И соединен с вторым выходом вычислительной ячейки, выход двухвходового элемента ИЛИ соединен с третьим выхо- дом-вычислительной ячейки, первый, вто5 рой и третий выходы 1-й вычислительной ячейки соединены с первым, вторым и третьим входами i-й группы входов решающего узла, первые, вторые и третьи выходы с первой по i-ю групп которого

0 являются разрядными выходами устройства, разрядными входами которого являются первые, вторые, третьи и четвертые входы с первой по n-ю ячейки.

Изобретение относится к вычислительной технике и предназначено для использования в качестве устройства операционного блока для специализированной ЦВМ, реализующей алгоритмы минимизации булевых функций синтеза и анализа логических схем Цель изобретения - повышение быстродействия реализации и сокращение аппаратных затрат Устройство содержит п вычислительных ячеек 1 и решающий узел 2, ч го позволяет произвести счемгую параллельную реализацию операции произвел ние n-мерных кубов. 3 ил

ЧЯШ ШШ

и

1,2Щ2Щ2 Х№

И

t,,fl ti№tM

5п о.п 7

1л 2п j/j

4л 5л 6л

1з№

Ь&ШЛгйШ

Г

Составитель В. Лях Редактор Л. Веселовская Техред М.Моргентал

f.n 2.п J/7

П. п 1Цп

Шп

ь&

Цп 5.п ff.fi

Корректор И. Муска