Устройство для регистрации цифровой информации Советский патент 1991 года по МПК G01D5/244 

о ел о

vj О

Изобретение относится к регистрации информации, а именно к устройствам для регистрации цифровой информации.

Целью изобретения является снижение погрешности регистрации цифровой информации.

На чертеже приведена структурная схема предлагаемого устройства для регистрации цифровой информации.

Устройство для регистрации цифровой информации содержит последовательно соединенные пишущий элемент 1 и ключ 2, входную шину 3 информации, подключенную к входам дешифратора 4, входную шину 5 синхронизации, подсоединенную к входу делителя 6 частоты. Кроме того, устройство для регистрации цифровой информации содержит регистр 7 сдвига, подключенный ин- формационными входами к выходам дешифратора 4, синхронизирующим входом - к входной шине 5 синхронизации, первый, второй и третий триггеры 8-10, первый 11 и второй 12 инверторы. Входная шина 5 синхронизации подключена через первый инвертор 11 к первому входу третьего триггера 10, подсоединенного вторым входом к выходу второго триггера 9 и к управляющему входу регистра 7 сдвига. Регистр 7 сдвига соединен входом установки через второй инвертор 12 с первым входом второго триггера 8, с входом ключа 2 и с выходом первого триггера 8, подключенного первым входом к выходу регистра 7 сдвига. Первый триггер 8 подсоединен вторым входом к выходу делителя 6 частоты и третьим входом к дополнительному выходу дешифратора 4. Второй триггер 9 подключен вторым входом к выходу третьего триггера 10.

Устройство для регистрации цифройой информации работает следующим образом.

На вход дешифратора 4 поступает трехразрядный цифровой код, подлежащий регистрации. Дешифратор 4 преобразует его в соответствующий десятичный код, и сигнал с одного из выходов дешифратора 4 поступает на информационный вход регистра 7 сдвига.

Делитель 6 частоты, на вход которого поступает сигнал опорной частоты, формирует тактовый сигнал с частотой считывания информации, положительным перепадом которого запускается первый триггер 8. Регистр 7 сдвига переводится в режим парал- лельной записи входной информации, информация с выходов дешифратора 4 переписывается в него. После записи информации регистр 7 сдвига переводится в режим сдвига импульсов. На каждый импульс опорной частоты, поступающий на

синхронизирующий вход регистра 7 сдвига, информация сдвигается на одну ячейку вправо до тех пор, пока сигнал не появится на выходе регистра 7 сдвига. Первый тригrep 8 возвращается в исходное состояние, сигнал с его выхода устанавливает в исходное состояние регистр 7 сдвига. При этом на входе первого триггера 8 формируется имг пульс записи длительностью, которая соот0 ветствует цифровому коду входной информации. Сформированный на выходе первого триггера 8 импульс открывает ключ 2 на время, равное длительности импульса записи. Каждому из значений цифрового ко5 да входной информации соответствует определенная градация яркости (оптической плотности) носителя записи , а для каждой из градаций яркости (оптической плотности} носителя записи по кривой зависимости оп0 тической плотности носителя записи от длительности импульса записи при постоянном токе записи определяется соответствующая этой градации яркости .длительность импульса записи, т.е. градациям яркости соот5 ветствуют длительности импульсов. Длительность импульса записи выбирается кратной периоду опорной частоты. Минимальная длительность импульса записи выбирается соответствующей оптической

0 плотности первой градации яркости носителя записи.

В делителе б частоты опорная частота делится в требуемое число раз, и на выходе делителя 6 частоты формируются импульсы.

5 По переднему фронту тактового импульса с выхода делителя 6 частоты происходит срабатывание первого триггера 8. По переднему фронту импульса с выхода первого триггера 8 переключается второй триггер 9,

0 сигнал с выхода которого перебрасывает в третий триггер 10. Обратный переброс триггера 10 осуществляется передним фронтом импульса опорной частоты, поступающей с клеммы 5 через инвертор 11. Сигнал с выхо5 да триггера 10 устанавливает триггер 9 в исходное состояние, и на выходе триггера 9 формируется импульс, который поступает на вход P/S регистра 7 и переключает регистр 7 в режим параллельной записи вход0 ной информации, По переднему фронту первого импульса опорной частоты (импульс О), поступившему во время действия сигнала, сформированного триггером 9, происходит перепись информации со входов Ot fj On в ячейки регистра 7, причем, с

одного из выходов дешифратора 4, если входной код 0, записывается в ячейку регистра 7 Т, а по остальным входам регист- , ра 7 записывается О., Если код входной

информации равен 0. то с выхода дешифратора 4 на котором дешифрируется нулевое значение кода входной информации, на вход установки триггера 8 поступает сигнал, блокирующий триггер 8, и триггер 8 перестает реагировать на сигналы, поступающие на его информационные входы. С окончанием на входе P/S регистра 7 импульса с выхода триггера 9 регистр 7 переключается уровнем О в режим сдвига импульсов. По переднему фронту импульсов опорной частоты (импульсы 1, 2 и т.д.) происходит сдвиг информации в регистре 7 до появления сигнала на выходе регистра 7. Сигнал с выхода п регистра 7 поступает на второй вход триггера 8 и возвращает его в исходное состояние. Задним фронтом импульса с выхода триггера 8 производится (через инвертор 12У.установка регистра 7 по входу R в исходное состояние.

Формула изобретения Устройство для регистрации цифровой информации, содержащее последовательно соединенные пишущий элемент и. ключ,

0

5

0

5

входную шину информации, входную шину синхронизации, подключенную к входу делителя частоты, отличающееся тем, что. с целью снижения погрешности регистрации цифровой информации, в него введены последовательно соединенные по информационным шинам дешифратор, подключенный входом к входной шине информации, регистр сдвига, три триггера, два инвертора, причем регистр сдвига подключен синхронизирующим входом к входной шине синхронизации и через первый инвертор к первому входу третьего триггера, входом установки через второй инвертор к соединенным между собой входу ключа, первому входу второго триггера и выходу первого триггера, управляющим входом к выходу второго триггера и второму входу третьего триггера и выходом к первому входу первого триггера, подсоединенного вторым входом к выходу делителя частоты и третьим входом к дополнительному выходу дешифратора, а третий триггер соединен с выходом с вторым входом второго триггера.

Изобретение может быть использовано для графической регистрации цифровой информации. Цель изобретения - снижение погрешности регистрации цифровой информации. Цель достигается за счет использования максимально возможного числа градаций яркости носителя записи информации при согласованном числе градаций яркости носителя записи информации и минимальном числе разрядности цифрового кода входной информации за счет коррекции нелинейности зависимости оптической плотности носителя записи информации от длительности импульса записи. В устройство, содержащее пишущий элемент 1, ключ 2 и делитель 6 частоты, введены дешифратор 4, регистр 7 сдвига, три триггера 8 - 10, инверторы 11, 12. 1 ил. W Ј