Анализатор спектра Советский патент 1991 года по МПК G01R23/18 

Анализатор спектра предназначен для использования .в бортовых системах автономных устройств, например искусственных спутников Земли, для спектрального анализа низкочастотных сигналов.

Целью изобретения является расширение динамического диапазона анализатора спектра.

На чертеже представлена блок-схема низкочастотного бортового анализатора спектра.

Устройство состоит из усилителя 1, мультиплексора 2, аналого-цифрового преобразователя (АЦП) 3, запоминающего устройства (ЗУ) 4, триггера 5, компаратора 6, сдвигового регистра 7, счетчика 8, цифроа- налогового преобразователя (ЦАП) 9, смесителя 10, узкополосного фильтра 11 и гетеродина 12. При этом усилитель 1, мультиплексор 2, ЦАПЗ, ЗУ 4, сдвиговый регистр

7, ЦАП 9, смеситель 10 и узкополосный фильтр 11 соединены последовательно. Выход АЦП 3 соединен также с входом компаратора 6, выход которого соединен с входом бита состояния ЗУ 4 и с управляющим входом мультиплексора 2, второй сигнальный вход которого соединен с входом усилителя 1. Выход бита состояния ЗУ 4 подключен к первому входу триггера 5, выход которого соединен с входом счетчика 8, выход которого присоединен к управляющему входу сдвигового регистра 7. Выход конца счета счетчика 8 соединен с вторым входом триггера 5. Гетеродин 12 подключен к первому входу смесителя 10.

Устройство работает следующим образом.

. В цикле записи данных в ЗУ 4 в начальное состояние схемы таково, что выход усилителя 1 присоединен мультиплексором 2 к

(

Л Ч) 00

чэ о

входу АЦП 3, а на выходе компаратора 6 имеется нулевое состояние. Коэффициент усиления К усилителя 1 выбран равным степени числа 2; пусть для определенности К 25 32. Если выходной сигнал усилителя 1 не превосходит предельного входного сигнала АЦП 3, то на выходе последнего хотя бы один разряд будет отличен от единицы. В результате состояние компаратора 6 не изменится, и в ЗУ 4 запишется отсчет в виде цифрового кода сигнала Uc, усиленного в К раз, а также нулевой бит состояния компаратора 6, указывающий, что сигнал Uc был усилен в К раз. Если же усиленный сигнал Uc превышает по уровню предельный входной сигнал АЦП 3, то на его выходе все разряды будут установлены в единицу, в результате чего сработает компаратор 6 и на его выходе установится единичный бит состояния, по которому мультиплексор 2 подключит к входу АЦП 3 сигнал Uc, минуя усилитель 1. В этом состоянии в ЗУ 4 запишется отсчет в виде кода сигнала Uc и бит состояния, равный единице, указывающий, что сигнал Uc не был усилен.

Так работает схема в цикле записи до тех пор, пока в ЗУ 4 не накопится вся входная последовательность Uc за заданное время. В цикле анализа при считывании каждого отсчета на триггер 5 из соответствующей зоны ЗУ 4 подается бит состояния, соответствующий данному отсчету, перенесенному в сдвиговый регистр 7. Если бит состояния равен нулю, то состояние триггера 5 не меняется и цифровой код с выхода сдвигового регистра 7 поступает на ЦАП 9, с помощью которого восстанавливается соответствующий отсчет сигнала Uc, поступающий на смеситель 10, Если же бит состояния равен единице, то триггер 5 опрокидывается и запускает счетчик 8, который начинает заполняться, каждый раз при увеличении своего состояния на единицу сдвигая влево на 1 бит цифровой код в сдвиговом регистре 7. Счет происходит до тех пор, пока код в сдвиговом регистре 7 не будет сдвинут на число бит В, равное степени двойки коэффициента усиления К, т.е. в нашем примере . Последний (пятый) импульс с выхода счетчика 8 одновременно возвращает триггер 5 в начальное состояние. При этом срез импульса с выхода триггера 5 обнуляет счетчик 8. После этой процедуры в сдвиговом регистре 7 будет

код отсчета сигнала Uc, усиленного в К раз, аналоговое значение которого восстанавливается с помощью ЦАП 9 и поступает на смеситель 10.

Описанная процедура сохраняет при

восстановлении соотношение между амплитудами отдельных отсчетов сигнала Uc, которые могут различаться в К 2А раз, где А - количество разрядов АЦП 3. Эти отсчеты,

получаемые из ЗУ 4 в темпе, в п раз превышающем темп записи, формируют на второй входе смесителя 10 последовательность Uc, сжатую во времени. На первый вход смесителя 10 поступает сигнал от гетеродина 12 и

на выходе узкополосного фильтра 11 формируется выходной сигнал Uebix(f), амплитуда которого соответствует вкладу анализируемой гармоники во входной последовательности Uc.

Формула изобретения Анализатор спектра, содержащий по- следовательно соединенные усилитель, вход которого является входом устройства,

мультиплексор, аналого-цифровой преобразователь и запоминающее устройство, последовательно соединенные гетеродин, смеситель, узкополосный фильтр, а также цифроаналоговый преобразователь, выход

которого подключен к второму входу смесителя, при этом выход узкополосного фильтра соединен с выходом устройства, отличающийся тем, что, с целью расширения динамического диапазона, в него дополнительно введены компаратор, триггер, счетчик и сдвиговый регистр, при этом вход усилителя присоединен к второму входу мультиплексора, выход аналого-цифрового преобразователя присоединен к входу компаратора, выходом соединенного с входом мультиплексора и с входом бита состояния запоминающего устройства, основной выход которого соединен с сигнальным входом сдвигового регистра, а выход бита

состояния запоминающего устройства соединен с первым входом триггера, выход которого соединен с управляющим входом счетчика, счетным выходом соединенного с управляющим входом сдвигового регистра,

выход которого подсоединен к входу цифро- аналогового преобразователя, а вЫход конца счета счетчика подсоединен к второму входу триггера.

Uc о-KXIUl

Анализатор спектра предназначен для использования в бортовых системах автономных устройств, например, искусственных спутников Земли, для спектрального анализа низкочастотных сигналов. Устройство позволяет расширить динамический диапазон исследуемых сигналов без увеличения объема оборудования. Достигается это тем, что в анализатор спектра, содержащий последовательно соединенные усилитель , мультиплексор, аналого-цифровой преобразователь и запоминающее устройство, последовательно соединенные гетеродин, смеситель и узкополосный фильтр, а также цифроаналоговый преобразователь, дополнительно введены компаратор, триггер, счетчик и сдвиговый регистр. 1 ил. V Ј

л

/

t

±L

Ufbixtf)