Устройство для передачи дискретной информации Советский патент 1991 года по МПК H04L25/40 

сл

С

Изобретение относится к радиотехнике. Цель изобретения - повышение помехозащищенности путем компенсации неравномерности амплитудно-частотной характеристики линии связи. Устройство содержит кодирующий блок 1, счетчик 2, постоянный запоминающий блок 3, цифроаналоговый преобразователь 4, выходной блок 5 сопряжения, цифровой компаратор 6, цифровой выпрямитель 7, аналого-цифровой преобразователь 8, управляемый усилитель 9 и входной блок 10 сопряжения. Изобретение позволяет повысить помехозащищенность и дальность связи по физическим линиям за счет повышения точности предварительной компенсации частотной характеристики линии. 4 ил.

о

XI

о

XI

Ю

ON

Изобретение относится к радиотехнике и может быть использовано в системах передачи дискретной информации.

Цель изобретения - повышение помехозащищенности путем компенсации неравномерности амплитудно-частотной характеристики линии связи.

На фиг.1 изображена структурная электрическая схема предлагаемого устройства; на фиг.2 - структурная электрическая схема кодирующего блока; на фиг.З - структурная электрическая схема цифрового выпрямителя; на фиг.4 - структурная электрическая схема цифрового компаратора.

Устройство содержит кодирующий блок 1, счетчик 2, постоянный запоминающий блок (ПЗБ) 3, цифроаналоговый преобразователь (ЦАП) 4, выходной блок 5 сопряжения, цифровой компаратор 6, цифровой выпрямитель 7, аналого-цифровой преобразователь (АЦП) 8, управляемой усилитель 9 и входной блок 10 сопр, жения. Кодирующий блок содержит первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 11, D-триггер 12 и второй элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 13.

Цифровой выпрямитель содержит блок 14 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ.

Цифровой компаратор содержит дешифратор 15, инвертор 16, первый и второй элементы И-НЕ 17 и 18, счетчик 19, третий и четвертый элементы И-НЕ 20 и 21 и D- триггер 22.

Устройство работает следующим образом.

На вход кодирующего блока 1 подается информационная последовательность от источника информации (не указано), где осуществляется последовательно-параллельное преобразование и, например, би- импульсное относительное кодирование. С выхода кодирующего блока 1 информация поступает на второй адресный вход постоянного запоминающего блока 3. Третий адресный вход подключен к выходу счет- ч ика 2, который за один информационный такт передачи изменит свое состояние п раз, формируя сигнальные элементы для передачи. Число п выбирается исходя из требований к точности формирования сигнальных элементов и емкостью используемого ПЗБ 3. Первый адресный вход определяет из какой области ПЗБ 3 берутся сигнальные элементы. При небольшой дальности физической линии связи, когда наклон частотной характеристики затухания незначителен, сигнальные элементы берутся из той области ПЗБ 3, где они записаны с предискажениями на Li км. Этой области соответствует наличие логического О на втором адресном входе ПЗБ 3. При большей дальности физической линии, когда возрастает

наклон частотной характеристики затухания, из-за чего может существенно снижаться помехозащищенность передачи, используются сигнальные элементы, которые берутся из той области ПЗБ 3, где они

записаны с предискажениями на L2 км. Причем L.2 1-1. Этой области соответствует наличие 1 на информационном входе ПЗБЗ.

С выхода ПЗБ 3 информация поступает

5 на ЦАП 4, где осуществляется преобразование сигнала в аналоговую форму. Далее информация поступает в блок 5 сопряжения с линией связи, где осуществляется сопряжение с физической линией по уровню,

0 выходному Сопротивлению. С выхода физической линии информационный сигнал поступает на блок 10 сопряжения с физической линией, где устанавливается необходимый уровень и ограничивает частотный

5 диапазон принимаемого сигнала. С выхода блока 10 сопряжения с линией связи информационный сигнал поступает в управляемый усилитель 9, где можно изменять коэффициент передачи усилителя в

0 зависимости от управляющего сигнала. С выхода управляемого усилителя 9 инфор- мационный сигнал поступает на АЦП 8. где осуществляется преобразование сигнала в цифровую форму. С выхода АЦП 8

5 информация поступает на цифровой выпрямитель 7, где вырабатывается цифровой код, соответствующий абсолютной величине входного сигнала. С выхода цифрового выпрямителя 7 сигнал поступает на

0 цифровой компаратор 6, который фиксирует снижение модуля сигнала относительно выбираемого порога. При небольшой дальности физической линии, когда уровень принимаемого сигнала выше определен5 ного значения, на выходе цифрового компаратора 6 появляется логический Q который поступает на управляющий вход ПЗБ 3 и управляющий вход управляемого усилителя 9. При этом из ПЗБ 3 берутся

0 лредискаженные на Li км сигнальные элементы.

При большой дальности физической линии, когда уровень принимаемого сигнала ниже определенного значения, на выходе

5 цифрового компаратора 6 появляется логическая 1, которая поступает на управляющий вход ПЗБ 3 и управляющий вход управляемого усилителя 9. В этом случае из

ПЗБ 3 берутся предискаженные на L2 км сигнальные элементы. Логическая 1 (О),

поступая на вход управляемого усилителя 9, уменьшает (увеличивает) его коэффициент передачи, при этом уровень на входе цифрового компаратора 6 дополнительно уменьшится (увеличится). Это придает компаратору 6 гистерезисные свойства, что необходимо для предотвращения многократного перехода сигнала на выходе компаратора 6 из нулевого состояния в единичное (дребез- га).

Цифровой выпрямитель работает следующим образом.

При поступлении на АЦП 8 информаци- ОРЬОГО сигнала больше 0 на выходе АЦП 8 формируется нулевой знаковый разряд, который подается на блок 14 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ выпрямителя 7. При этом на его выходе будут те же сигналы, что и на входе. При поступлении на АЦП 8 информационного сигнала менее 0 на выходе АЦП 8 формируется единичный знаковый разряд (9 разряд). При подаче этого сигнала на блок 14 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ на их выходах появляются инвертированные входные сигналы остальных разрядов с 3 по 8. Так как при поступлении сигналов меньших 0 на выходе 8 появляется число в дополнительном коде, то инверсия всех разрядов с точностью до младшего разряда, означает перевод числа в прямой код, т.е. на выходе цифрового выпрямителя 7 вырабатывается цифровой код, соответствующий абсолютной величине входного сигнала.

Цифровой компаратор работает следующим образом.

Дешифратор 15 меняет свое состояние при превышении принимаемым сигналом определенного выбранного значения. При небольшой дальности физической линии, когда уровень принимаемого сигнала выше выбранного значения на входе дешифратора 15 будут 1. а на его выходе О. Логический нуль с выхода дешифратора 15 подается на элемент И-НЕ 17 и через инвертор 16 на элемент И-НЕ 18. В результате на выходе элемента И-НЕ и далее на входе Е + +1 реверсивного счетчика 19 появляется один импульс из сигнала частоты f2. Если в течение К периодов частоты f2, где К - емкость реверсивного счетчика 19 состояние дешифратора 15 не изменится, то на выходе счетчика 19 появится О, который поступает на вход инвертора 16. С выхода инвертора 16 1 поступает на вход элемента И-НЕ 21 и разрешает прохождение одного импульса из сигнала частоты fi на R-входы триггера 22, устанавливая его в нулевое состояние. На выходе триггера 22 появится О.

При большей дальности физической линии, когда уровень принимаемого сигнала ниже выбранного значения, на входе дешифратора 15 будет хотя бы один О, а на

5 его выходе 1, которая поступает на элемент И-НЕ и разрешает прохождение одного импульса из сигнала частотой fa на Е - -1 - вход реверсивного счетчика 19. В результате через К периодов частоты h на

10 выходе счетчика 19 появится О. После инверсии на входе элемента И-НЕ 20 появится 1, которая разрешает прохождение одного импульса из сигнала частоты fi на S-входе триггера 22. Триггер 22 ус5 танавливается в единичное состояние и на его выходе появляется 1. Варьируя соединениями между цифровым выпрямителем 7 и цифровым компаратором 6, можно установить порог срабатывания 0 на любые необходимые значения.

Формула изобретения Устройство для передачи дискретной информации, содержащее кодирующий блок,

5 счетчик, постоянный запоминающий блок, выход которого подключен к информационным входам цифроаналогового преобразователя, выход которого подключен к входу выходного блока сопряжения, аналого0 цифровой преобразователь и входной блок сопряжения, при этом информационный вход кодирующего блока является первым информационным входом устройства, тактовыми входами которого являются так5 товый вход кодирующего блока, тактовый вход счетчика, тактовый вход цифроаналогового преобразователя и тактовый вход аналого-цифрового преобразователя, выход выходного блЬка сопряжения является ин0 формационным выходом устройства, вторым информационным входом которого является вход входного блока сопряжения, отличающееся тем, что, с целью повышения помехозащищенности путем

5 компенсации неравномерности амплитудно-частотной характеристики линии связи, введены цифровой компаратор, цифровой выпрямитель и управляемый усилитель, выход которого соединен с информацион0 ным входом аналого-цифрового преобразователя, выход которого соединен с . входом цифрового выпрямителя, выходы которого подключены к информационным входам цифрового компаратора, выход ко5 торого соединен с первым адресным входом постоянного запоминающего блока и с управляющим входом управляемого усилителя, информационный вход которого подключен к выходу входного блока сопряжения, причем выход кодирующего блока

подключен к второму адресному входу постоянного запоминающего блока, третий адресный вход которого подключен к выхо11

ду счетчика, а тактовые входы цифрового компаратора являются дополнительными тактовыми входами устройства.

5

ММ

Б С

J

12

фиг. 2

/ Т

физ.З

-АШ-JsL-P

a

«SI

i.

S5

a

Ч-Л- ил

t

I

ua r

1