Устройство для решения дифференциальных уравнений в частных производных Советский патент 1991 года по МПК G06G7/40 

г

Ј

Изобретение относится к аналого-цифровой вычислительной технике и предназначено для решения дифференциальных уравнений в частных производных. Цель изобретения - повышение быстродействия устройства и точности, Для достижения цели используется табличный способ вычисления оптимального опорного напряжения и масштабного коэффициента, осуществляется непрерывный аппаратный контроль перенапряжения R-сетки и работы системы автоматического масштабирования, а также достоверно и однозначно фиксируется момент окончания переходного процесса в сеточной электромодели путем введения в устройство компаратора, блоков постоянной памяти и триггера, а в узел контроля возмущений усилителя переменной составляющей и дискриминаторов нуля с соответствующими связями. 4 ил.

Изобретение относится к аналого-цифровой вычислительной технике и предназначено для решения дифференциальных уравнений в частных производных.

Целью изобретения является повышение быстродействия устройства и точности.

На фиг. 1 приведена блок-схема устройства для решения дифференциальных уравнений в частных производных; на фиг. 2 и 3 - временные диаграммы, поясняющие работу узла контроля возмущений при разных характерах переходного процесса в R-сетке; на фиг. 4 - алгоритм работы предлагаемого устройства.

Устройство для решения дифференциальных уравнений в частных производных содержит R-сетку 1, преобразователь 2 напряжение - ток, преобразователь 3 код - напряжение, блок 4 памяти, цифроаналоговый преобразователь 5 (ЦАП), блок 6 сравнения, аналого-цифровой преобразователь (АЦП) 7, компаратор 8, дифференциатор 9, усилитель 10 переменной составляющей, регистр 11, первый элемент И 12, второй дискриминатор 13 нуля, первый дискриминатор 14 нуля, второй элемент И 15, блок 16 постоянной памяти, шифратор 17, блок 18 постоянной памяти, первый блок элементов И 19, второй блок элементов И 20, первый 21 и второй 22 блоки индикации, элемент ИЛИ 23 и триггер 24.

Устройство работает следующим образом.

В блок 4 памяти заносится массив исходных данных для 3. Сеточная электромодель R-сетка 1 настраивается согласно решаемой задаче. Для запуска устройства одновременно на вход обнуления регистра

о

х|

сл чэ

11 и вход сброса триггера 24 подается импульс, который устанавливает их в нулевое состояние. Нулевой код с регистра 11 поступает на адресные входы блоков 16 и 18 постоянной памяти, По нулевому адресу первого блока постоянной памяти. По нулевому адресу первого блока постоянной памяти прошит такой код управления цифроаналоговым преобразователем (ЦАП) 5, которому соответствует начальное мини- мальное выходное напряжение ЦАП 5, явля- ющееся минимальным опорным напряжением Uon.мин преобразователя 3 код - напряжение. На выходах преобразователя 3 код - напряжение и преобразова- теля 2 напряжение - ток устанавливаются минимальные начальные напряжения и токи, пропорциональные кодам исходных дан- ных, записанных в блоке А памяти, и опорному напряжению. На R-сетке 1 форми- руется распределение потенциалов, блок 6 сравнения непрерывно выделяет максимальный по абсолютному значению потенциал I Uj макс I узловых точек R-сетки 1. Сформированная таким образом макси- мальная компонента I Уыакс I вектора узловых потенциалов поступает на вход узла контроля возмущений, вход АЦП 7 и на вход компаратора 8 перенапряжений, который непрерывно сравнивает I UiMasc I с макси- мально допустимым на R-сетке напряжением. В случае, если Шыакс имакс компаратор 8 выдает сигнал, говорящий о наличии перенапряжения на R-сетке 1, который через первый элемент И 12 поступает на вход шифратора 17 лишь в том случае, когда узел контроля возмущений выдаст уровень окончания переходного процесса, после чего шифратор 17 выдает на четвертый выход сигнал, запускающий АЦП 7, а на третий выход устройства - информационный сигнал Исходный масштаб некорректен, указывающий на необходимость перерасчета исходных данных. АЦП 7 выполняет преобразование I 1)1макс I в код, который по сигналу готовности от АЦП 7 записывается в регистр 11. Кодовый эквивалент величины I UiMaicc I, записанный в регистре 11, является адресом для входа в блоки 16 и 18 постоянной памяти, реализо- ванные на микросхемах 556РТ7. В блоке 16 постоянной памяти защиты величины оптимальных кодов управления цифроанало- говы м преобразователем (ЦАП) 5 и информационные разряды (флаги) поступа- ют на соответствующие входы шифратора 17 и участвуют в формировании выходных сигналов устройства, В данном случае, поскольку I UjMaKc(K I имакс, НЭ ВХОД ЦАП 5 выдается нулевой код управления, который

снимает это перенапряжение. Сигнал Исходный масштаб некорректен через элемент ИЛИ 23 взводит триггер 24, разрешая через второй и первый блоки элементов И индикацию соответственно кода Uon и кода I и1макс(кч, записанного в регистре 11. После оценки индицированной информации производится перерасчет исходных данных и перезанесение их в блок 4 памяти, после чего повторяется режим запуска устройства (фиг. 4, блоки 6-9).

Если перенапряжение отсутствует, т.е. IUiM3Kc ISUniaKc, логика дальнейшей работы устройства определяется блоками 16 и 18 постоянной памяти. Линейная зависимость между величиной I 1)макс I и величиной опорного напряжения Don, выдаваемого ЦАП 5, сохраняющаяся в случае ненасыщенной работы элементов преобразователя 3 код - напряжение и преобразователя 2 напряжение - ток, позволяет заранее рассчитать и прошить блоки 16 и 18 постоянной памяти таким образом, чтобы по измеренному значению I UIMBKC I выдавать оптимальные коды опорного напряжения

U on opt & U on мин

и масштабного коэффициента

имакс -А I U|(K) макс

а

акс - UMakc - A

при которых

/Ui

где А - некоторая фиксированная заранее заданная малая величина, определяемая техническими возможностями конкретной применяемой вычислительной системы;

I UiMaKc/ I - максимальная по абсолютной величине компонента вектора узловых потенциалов, сформированного на R-сетке при Uon opt, т.е. после проведения цикла оптимального автоматического масштабирования, при котором максимальная по абсолютной величине компонента вектора узловых потенциалов была бы близка к предельному рабочему напряжению сеточного элемента - тогда целиком используется рабочий диапазон всех выделенных разрядов и коды UpK узловых потенциалов содержат максимальное число значащих разрядов. В процессе моделирования на R-сетке при оптимальных масштабах сокращается необходимое количество итераций за счет лучшей адаптации сеточного элемента к решаемой задаче, вследствие чего повышается быстродействие устройства и точность решения.

Таким Образом, еСЛИ 1)ол.мж Шмакс I Умакс,

то в блоке 18 постоянной памяти производится вычисление табличным способом и выдача оптимального масштабного коэффициента а, а в блоке 16 постоянной памяти - вычисление табличным способом кода управлений ЦАП 5 для получения оптимального опорного напряжения Don.opt. Кроме того, из блока 16 постоянной памяти в этом случае выдаются информационные флаги, поступающие на соответствующие входы шифратора 17, который после получения сигнала о конце переходного процессе, вызванного вводом в R-сетку токов при новом опорном напряжении Uon.opt. выдает на первый выход устройства информационный сигнал Сетка готова, разрешающий съем с сеточного элемента решения текущей мте- рации, причем в этом случае,

IUlMaKC(К)1 11макс- Аи КОДЫ Uon И ,с(Ю I H6

индицируются (фиг. 9, блоки 10, 11, 17, 18, 19,20).

(Ю

ЕСЛИ 0,5 Uon MHH IUtM8KC KUon.MHH, ТО

блок 16 постоянной памяти выдает код управления ЦАП 5 для получения максимально го опорного напряжения Осигмаиг ймаксЦоп.мин. а информационные флаги, поступающие на соответствующие входы шифратора 17, определяют выдачу на третий и второй выходы устройства соответствующих сигналов Сетка готова и Масштаб неоптимален, свидетельствующих о том, что в этом случае максимальная компонента находится о пределах:

0,5.UMa« IUlMailK)hUvaicc

При этом сигнал Масштаб неоптимален через элемент ИЛИ 23 взводит триггер 24, разрешая индикацию кодов Uon и lUiManc I, а на цифровом выходе масштабного коэффициента устройства находится код максимального масштабного коэффициента Омахе (фиг. 9, блоки 12. 13, 14, 15, 16). В этом случае пользователю предоставляется возможность принятия решения о целесообразности дальнейших вычислений при этом масштабе.

Если I UIMSKC l 0,5 Uon.мин, то блок 16 постоянной памяти выдает на шифратор 17 информационные флаги, с помощью которых тот формирует выходной сигнал устройства Исходный масштаб некорректен, разрешающий через блоки 23 и 24 индикацию КОДОВ Uon И I UlMaxc I И ГОВОРЯЩИЙ В

этом случае о невозможности проведения удовлетворительного масштабирования (при имеющихся исходных данных) вследствие нахождения узловых потенциалов на R- сетке в зоне шумов. Код управления ЦАП 5, код а и сигнал Сетка готова при этом не формируется. Как и в случае наличия перенапряжения на R-сетке 1, после оценки про- индицированной блоками 21 и 22 информации, необходимо провести перерасчет исходных данных и перезанесение

их в блок 4 памяти, после чего повторить режим запуска устройства (фиг. 9. блоки 12, 8,9),

Узел контроля возмущений, состоящий

из дифференциатора 9, усилителя перемещенной составляющей 10, первого 14 и второго 13 дискриминаторов нуля и второго элемента И 15, работает следующим образом. Максимальная компонента

Шыакс l поступает параллельно на усилитель 10 переменной составляющей и на дифференциатор 9, который выдает продифференцированный сигнал a (UiMaxc Vdt. Да- лее производится контроль вхождения

переменной составляющей UIMSKC в нулевую зону установления посредством двух- порогового дискриминатора 14 нуля. Разрешение на Измерение Оыакс выдается двухпороговым дискриминатором 13

нуля в моменты экстремумов переменной составляющей, т.е. когда «(UIMBKC . Таким образом, второй элемент И 15 выдаст уровень фактического окончания переходного процесса в тот момент времени, когда

сигналы с усилителя 10 переменной составляющей и с дифференциатора 9 войдут в свои нулевые зоны.

Использование в изобретении табличного способа вычисления оптимальных ко,.;ов опорного напряжения и масштабного коэффициента, осуществление непрерывного аппаратного контроля перенапряжений, а также предлагаемое построение узла контроля возмущений, позволяющего регистрировать момент фактического окончания переходного процесса, обеспечивает получение оптимального распределения узловых потенциалов на R-сетке в каждой итерации, ведущего к максимальной адаптации сеточной электромодели к решаемой задаче за минимально возможное время - время одного переходного процесса. Это ведет к повышению точности решения в каждой итерации, уменьшению их длительностей, а также к сокращению общего необходимого количества итераций, вследствие чего повышается быстродействие устройства и точность общего решения задачи. Формула изобретения

Устройство для решения дифференциальных уравнений в частных производных, содержащее R-сетку, преобразователь напряжение - ток, преобразователь код - напряжение, блок памяти, цифроаналоговый

преобразователь, блок сравнения, аналого- цифровой преобразователь, регистр, первый и второй элементы И, первый и второй блоки элементов И, выходы которых соединены соответственно с входами первого и

второго блоков индикации, элемент ИЛИ, генератор и дифференциатор, причем первый граничный узел R-сетки соединен с выходом преобразователя напряжение - ток, первый вход которого соединен с первым выходом преобразователя код - напряжение, второй выход которого подключен к второму сходу преобразователя напряжение - юк и второму фаничному узлу R сетки, центральные узлы которой соединены с соответствующими входами блока сравнения, пыход которого подключен к входу ана- лого-цм Ярового преобразователя и входу дифференциатора, выход первого элемета И соединен с первым входом шифратора, второй вход которою подключен к выходу второго элемента И, вход иифроаиалогоро- го преобразователя соединен с третьим входом шифратора, выход цифроаналогового преобразователя подключен к входу зада- ния эталонного напряжения преобразователя код - напряжение, вход задания кода коюрого соединен с выходом блока памяти, информационный вход которого является входом задания массива исходных данных yci ройсгва, отличающееся тем, что, с целью повышения быстродействия и точности, в устройство введены компаратор, первый и второй блоки постоянной памяти, триггер, усилитель переменной составляю- щей, первый и второй дискриминаторы нуля, причем выход блока сравнения подключен к входу усилителя переменной составляющей и входу компаратора, выход которого соединен с первым входом перво- го элемента И, второй вход которого подключен к выходу второго элемента И,

ЕРа

выход усилителя переменной составляющей подключен к входу первого дискриминатора нуля, выход которого подключен к первому входу второго элемента И, второй вход которого соединен с выходом второго дискриминатора нуля, вход которого соединен с выходом дифференциатора, первый выход шифратора соединен с входом запуска аналого-цифрового преобразователя, кодовый выход которого подключен к информационному входу регистра, а выход готовности - к входу записи регистра, вход обнуления которого соединен с входом сброса триггера и является входом запуска устройства, выход регистра соединен с первым входом первого блока элементов И и адресным входом первого и второго блоков постоянной памяти, выход первого блока постоянной памяти подключен к первому входу второго блока элементов И и третьему входу шифратора, второй и третий выходы которого подключены соответственно к первому и второму входам элемента ИЛИ, выход которого соединен с входом установки триггера, прямой выход которого соединен с вторыми входами первого и второго блоков элементов И, второй выход шифратора является выходом устройства Масштаб неоптимален, третий выход шифратора является выходом устройства Сходный масштаб некорректен, четвертый выход шифратора я вляется выходом устройства Сетка готова, выход второго блока постоянной памяти является выходом значения оптимального масштабного коэффициента а устройства.

Вых. дл. 10

8ш

/

ZSttPT

6А 13

,Г

И

Вых&л 14

тп

Вых. 5л. 15

А 8ш. 6/1.73

..fiwx.fii.7

Вых. 6л. 15

t

чz

-

Фм2

t

Йаг.З

ги-л.

( Конец J