Устройство для измерения отношения частот последовательностей импульсов Советский патент 1991 года по МПК G01R23/00 

Изобретение относится к импульсной технике и может использоваться для следящего измерения отношения частот последовательностей импульсов,

Цель изобретения - повышение точности измерений.

На фиг. 1 представлена структурная схема устройства; на фиг. 2 и 3 - структурные схемы входящих блоков; на фиг. 4 - временные диаграммы, поясняющие работы блоков.

Устройство для измерения отношения частот последовательностей импульсов содержит входные шины 1 и 2, реверсивный счетчик 3, кодоуправляемый делитель 4 частоты, элементы ИЛИ 5 и 6, пороговый блок 7, узел 8 управления, регистр 9 и элементы И 10и11.

Счетный вход кодоуправляемого делителя 4 соединен с входной шиной 1, информационные входы объединены с информационными выходом реверсивного счетчика 3 и входом регистра 9 памяти, выход которого является выходом устройства. Первый и второй входы порогового блока 7 подключены к выходам элементов И 10 и 11, а первый и второй выходы - к входам элемента ИЛИ 5, выход которого соединен с первым входом узла 8 управления. Входная шина 2 объединена с первым входом элемента И 11, вторым входом узла 8 управления и вычитающим входом реверсив- ного счетчика 3, выходы прямого и обратного переноса которого подключены соответственно к его входу синхронизации записи и второму входу элемента ИЛИ 6. Первый выход узла 8 управления через элемент ИЛИ 6 соединен с входом установки в О реверсивного счетчика 3, суммирующий вход которого объединен с выходом кодоуправляемого делителя 4 частоты и первым входом элементов И 10. Второй выход узла 8 управления объединен с вторыми входами элементов И 10 и 11, входом синхронизации регистра 9 памяти и входом .установки в О кодоуправляемого делителя 4 частоты.

Устройство для измерения отношения частот последовательностей импульсов работает следующим образом.

Последовательность импульсов с частотой fi через (фиг. 1) входную шину 1 посту- п.ает на счетный вход кодоуправляемого делителя 4 частоты, а последовательность импульсов с частотой f2 через входную шину 2 поступает на вычитающий вход реверсивного счетчика 3, первый вход элемента И 11 и второй вход узла 8 управления.

Выходной код К формируется на информационных выходах реверсивного счетчика 3 и поступает на регистр 9 памяти, выход которого является выходом устройства, и одновременно - на информационные входы кодоуправляемого делителя 4 частоты.

Так как на счетный вход кодоуправляемого делителя 4 частоты поступают импульсы с частотой fi, то на выходе кодоуправляемого делителя 4 частоты формируется последовательность импульсов с частотой fn,

равной

-Ј(D

В установившемся режиме измерения, т.е. в режиме, при котором средние значе- ния частот fi и fa остаются неизменными, выходной код К также остается постоянным, при этом число К определяет отношение

20

к-г

f2

(2)

откуда следует, что в установившемся режиме

fii f2.(3)

С выхода кодоуправляемого делителя 4

частоты импульсы поступают на первый вход элемента И 10 и суммирующий вход реверсивного счетчика 3. Следовательно, на суммирующий вход реверсивного счетчика 3 поступают импульсы с частотой fn,

а на вычитающий вход - импульсы с частотой fa, и так как в установившемся режиме выполняется равенство (3), то выходной код К реверсивного счетчика 3 остается неизменным, а следовательно, неизменным

остается код и на выходе устройства.

В установившемся режиме измерения на первом выходе узла 8 управления установлен логический О, а на втором выходе - логическая 1. Эта логическая

1 поступает на вход установки в О кодоуправляемого делителя 4 частоты, обеспечивая работу указанного делителя в режиме деления частоты, и на вход синхронизации записи регистра 9 памяти, обеспечивая

прохождение кода с информационных выходов реверсивного счетчика 3 на выход устройства, а также на вторые входы элементов И 10 и 11,обеспечивая прохождение частот fn и fa соответственно на первый и второй входы порогового блока 7.

Пороговый блок 7 может быть выполнен в виде (фиг, 2) двух счетчиков 12 и 13 с коэффициентами деления Кот и Коа соответственно, причем первый вход порогового блока 7 соединен с входом установки в О счетчика 12 и со счетным входом счетчика 13, второй вход порогового блока 7 соединен с входом установки в О счетчика 13 и

со счетным входом счетчика 12, а первый и второй выходы порогового блока 7 соединены с выходами соответственно счетчиков 12 и 13. Импульсы на выходах счетчиков 12 и 13 появляются в том случае, когда количество импульсов, поступающих на их счетные входы, будет больше величины fi/(K Koi) для счетчика 12 и больше величины f2/Ko2 для счетчика 13, при этом на их входах установки сигналы установки указанных счетчиков в О должны отсутствовать. Таким образом, импульсы на выходе счетчика 12 и, следовательно, на первом выходе порогового блока 7 появятся при условии

K-Kbi

Т2,

а импульсы на выходе счетчика 13 и, следо вательно, на втором выходе порогового бло ка 7 появятся при условии

,

10

15

делителя 4 частоты. Изменение кода на информационных выходах кодоуправляемого делителя 4 частоты приводит к изменению частоты fiiHa выходе кодоуправляемого делителя 4 частоты таким образом, чтобы разбаланс между частотами fit и h на счетных выходах реверсивного счетчика 3 уменьшился. Этот процесс повторяется до тех пор, пока не будет справедливым равенство (3), после чего наступает установившийся режим измерения.

Во втором случае изменения частот fi и f2 или одной из них таковы, что пороговый блок 7 срабатывает, т.е. выполняются неравенства (4) и (5). Это имеет место при значительных изменениях частот f 1 и f2 или одной из них, а именно:

20

(+Afi)K -Kor f-z,

(-Afi)(K/Ko2) -f2,

(+Af2)(Ko2/K) -fi.

(-Af2)fi/(K -Koi).

(10) (11) (12) (13)

Изобретение относится к импульсной технике и может использоваться для следящего измерения отношения частот двух импульсных последовательностей. Целью изобретения является повышение точности измерений. Устройство для измерения отношения частот последовательностей импульсов содержит входные шины 1 и 2, реверсивный счетчик 3, кодоуправляемый делитель 4 частоты, элементы ИЛИ 5 и 6, пороговый блок 7. Введение узла 8 управления, регистра 9 памяти и элементов И 10,11 позволяет повысить точность измерений при изменении входных частот за счет уменьшения времени установления результата при переходном процессе. 4 ил. fC « (Л с Os VI 2 О GO

К02 К

В установившемся режиме измерения справедливо равенство (3) и, следовательно, условия (4) и (5) не выполняются, т.е. импульсы на выходах порогового блока 7 отсутствуют.

При изменении среднего значения частот fi и h или среднего значения одной из них, т.е. при работе устройства в переходном режиме, равенство (3) нарушается. При этом возможны два варианта. В первом случае изменения значений частот fi и f2 или одной из них таковы, что на выходах порогового блока 7 импульсы не появляются, т.е. неравенства (4) и (5) не выполняются. Это будет при незначительном изменении частот fi и f2 или одной из них, а именно:

(+ Afi)K-Korf2, (-Afi)(K/Ko2)-f2, (+ Af2)(Ko2/K)-fi, (-Af2)fi/(K-Koi).

А так как-равенство (3) нарушено, то каждый

,i fi±Afi импульс высокой частоты fг „или

i

f2 f2 ±Af2. нескомпенсированный

импульсом низкой частоты, поступает на соответствующий суммирующий или вычитающий вход реверсивного счетчика 3 и изменяет код на информационных выходах последнего, на выходе устройства и на информационных входах кодоуправляемого

40

45

В этом случае на выходе одного из счетчи25 ков 12 и 13 и, Следовательно, на одном из выходов порогового блока 7 появляется импульс, который через элемент ИЛИ 5 поступает на первый вход узла 8 управления.

3jO Узел 8 управления (фиг. 3) работает следующим образом. В исходном состоянии равновесия на первом выходе узла 8 управления установлен логический О, а на втором выходе - логическая 1. При

35 поступлении импульса с выхода элемента ИЛИ 5 на первый вход узла 8 управления , на первом его выходе появляется уровень логической 1, поступающий через первый вход элемента ИЛИ 6 на вход установки в О реверсивного счетчика 3. Одновременно на втором выходе узла 8 управления устанавливается уровень логического О, в результате чего запрещается запись информации в регистр 9 памяти, блокируется прохождение импульсов через первые входы элементов И 10 и 11, а кодо- управляемый делитель 4 частоты устанавливается в состояние, при котором деление частоты не производится, и на его выходе

50 появляются импульсы с такой же частотой f i. с какой они поступают на его вход. Импуль- Ъы с частотой ft поступают на суммирующий вход реверсивного счетчика 3, но так как на входе установки в О реверсивного

55 счетчика 3 присутствует управляющий сигнал, то запись информации в реверсивном счетчике 3 не производится.

При появлении первого импульса частоты f2 на втором входе узла 8 управления

уровень сигнала на его втором выходе остается без изменения, а на первом выходе узла 8 управления устанавливается уровень логического О, разрешающий работу реверсивного счетчика 3 в режиме счета. При этом на суммирующий вход реверсивного счетчика 3 поступают импульсы с частотой fi с выхода кодоуправляемого делителя 4 частоты. Накопление импульсов в реверсивном счетчике 3 происходит до момента( поступления второго импульса частоты f2 на второй вход узла 8 управ- ления. При поступлении второго импульса частоты fa на второй вход узла управления 8 уровень сигнала на пер- вом выходе узла 8 управления остается без изменения, а на втором его выходе устанавливается уровень логической 1, обеспечивающий работу кодоуправляемого делителя 4 частоты в режиме деления часто- ты, разрешающий прохождение импульсов через первые входы элементов И 10 и 11 на входы порогового блока 7 и запись информации в регистр 9 памяти с выходов реверсивного счетчика 3. Количество им- пульсов, зафиксированных в реверсивном счетчике.З за период Т2, определяется формулой

K-fi -T2 fi /f2

(14) 30

где f 1 , f2 - измененные значения частот fi и f2. Этот же код к устанавливается и на выходе устройства.

Таким образом, при изменении частоты f 1 и fz или одной из них, время переходного процесса весьма мало по сравнению со временем переходного процесса в известном устройстве (фиг. 4) и, следовательно, Достигается повышение точности.

Фиг.г

5 0 5 0 5

0

5

0

Формула изобретения Устройство для измерения отношения частот последовательностей импульсов, содержащее две входные шины, реверсивный счетчик, два элемента ИЛИ, кодоуправляе- мый делитель частоты, счетный вход которого соединен с первой входной шиной, а информационные входы соединены с информационными выходами реверсивного счетчика, а также пороговый блок, первый выход которого подключен к первому входу первого элемента ИЛИ, при этом выход прямого переноса реверсивного счетчика соединен с его входом синхронизации записи, отличающееся тем, что, с целью повышения точности, в него введены узел управления, регистр памяти и два элемента И, выходы которых подключены к первому и второму входам порогового блока, причем первый вход первого элемента И объединен с суммирующим входом реверсивного счетчика и выходом кодоуправляемого делителя частоты, вход установки в О которого объединен с входом синхронизации записи регистра памяти, вторым выходом узла управления и вторыми входами первого и второго элементов И, второй выход порогового блока соединен с вторым входом первого элемента ИЛИ, выход которого подключен к первому входу узла управления, вторая входная шина объединена с вычитающим входом реверсивного счетчика, первым входом второго элемента И и вторым входом узла управления, первый выход которого через второй элемент ИЛИ соединен с входом установки в О реверсивного счетчика, выход обратного переноса реверсивного счетчика соединен с вторым входом второго элемента ИЛИ, а информационные выходы подключены к информационным входам регистра памяти, выход которого является выходом устройства.

IL

фиг.З