Устройство для считывания графической информации Советский патент 1991 года по МПК G06K11/06 

сл

с

Изобретение относится к автоматике, в частности к устройству для считывания графической информации, и может быть использовано в качестве внешнего устройства ЭВМ. Цель изобретения состоит в повышении точности и надежности устройства По- ставленная цель достигается путем введения третьего счетчика и дискримина - тора сигналов считывания, подключенных к блоку управления и пороговому блоку. 4 з.п.ф-лы, 2 ил.

Изобретение относится к автоматике, в частности к устройству для считывания графической информации, и может быть использовано в качестве внешнего устройства ЭВМ.

Цель изобретения - повышение точности и надежности устройства.

На фиг.1 представлена блок-схема устройства; на фиг.2 - схема съемника координат.

Устройство содержит планшет 1 с координатными шинами, ключи 2-5, съемник 6 координат, первый 7 и второй 8 коммутаторы, первый 9, второй 10 и третий 11 счетчики, элемент И 12, блок 13 управления, включающий генератор 14 импульсов, первый 15 и второй 16 триггеры, первый 17 и второй 18 элементы И, первый 19 и второй 20 элементы НЕ, элемент 21 И-НЕ, логический узел 22, дискриминатор 23 сигналов считывания, включающий коммутаторы 24 и 25, фазовый детектор 26, усилитель 27,

фильтры 28 и 29, делитель 30 напряжения, пороговый блок 31, включающий первый усилитель 32, коммутатор 33, второй усилитель 34, интегратор 35 с емкостным элементом 36, элементами 37-39 нагрузки и компаратор 40.

Съемник координат (фиг.2) содержит обмотку 41 индуктивности, опорный емкостный элемент 42, например конденсатор, группу емкостных элементов 43 и ключи 44,

Устройство содержит также первый 45 и второй 46 синхронизирующие входы, первый 47, второй 48, третий 49-1, четвертый 49-2 и пятый 50 адресные входы, информационный вход 51, установочные входы 52 и 53 кода стробирующей частоты и выходы 54-56.

Устройство работает следующим образом.

При включении устройства на вход 46 поступает уровень логического нуля, а на вход 45 - уровень логической единицы, коо

00

со

g

а

торый разрешает работу первого триггера 15.

Генератор 14 блока 13 устанавливает триггер 15 в нулевое состояние. Выходной сигнал триггера 15 поступает на вход логического узла 22, реализованного в виде программируемой логической матрицы. В результате этого на его четвертом и первом выходах устанавливаются уровни логической единицы, а на остальных выходах - уровни логического нуля.

Единичный уровень четвертого выхода узла 22 поступает на установочные входы второго 10 и третьего 11 счетчиков и удерживает их в нулевом состоянии. Выходы переноса второго 10 и третьего 11 счетчиков находятся в это время в единичном состоянии. На счетный вход второго счетчика 10 поступают импульсы с генератора 14 через элемент И 17, так как с первого выхода узла 22 поступает на второй вход элемента И 17 разрешающий единичный уровень. На второй вход элемента И 18 поступает единичный уровень с четвертого выхода узла 22, а на первый - нулевой уровень с пятого выхода узла 22, гвыхода элемента И 18 поступает нулевой уровень на установочный вход первого счетчика 9 и не изменяет его состояния,

На вход разрешения коммутатора 7 подается запрещающий нулевой уровень с второго выхода узла 22. Этот же уровень поступает на вход элемента НЕ 19, который единичным уровнем с его выхода, поступающим на первый установочный вход триггера 16, разрешает его работу,

Затем на входе 47 устанавливается адрес возбуждающей обмотки, который поступает на адресный вход коммутатора.7, а на входе 48 устанавливается адрес считывающей обмотки, который поступает на адресный вход коммутатора 8.

Учитывая., что второй вход элемента И- НЕ 21 находится в состоянии логического нуля, с выхода элемента И-НЕ 21 на один адресный вход коммутатора 24 поступает уровень логической единицы, а на его выход - уровень аналоговой земли (шина аналоговой земли не показана).

На первый выход коммутатора 33 блока 31 также поступает уровень аналоговой земли, а на второй выход - состояние выхода интегратора 35, при этом емкостный элемент 36, например, конденсатор, закорачивается через резистор 37.

После этого на вход 46 поступает сигнал пуска единичного уровня, при этом по положительному перепаду импульса выхода генератора 14 первый триггер 15 устанавливается в единичное состояние, и сигнал его

прямого выхода поступает единичным уровнем на вход узла 22, С четвертого выхода узла 22 снимается единичный уровень сигнала Сброс, разрешая работу второго 10 и

третьего 11 счетчиков, а на втором выходе узла 22 устанавливается уровень логической единицы, который разрешает работу первого коммутатора 7 и через элемент НЕ 19 устанавливает второй триггер 16 в нуле0 вое состояние. Единичный уровень инверсного выхода второго триггера 16 разрешает работу элемента И 12.

Коммутатор 7 в соответствии с установленным адресом подключает соответствую5 щие выходы одного из ключей 2-5 к выводам резистора (не показан). В результате этого в соответствующую возбуждающую обмотку планшета 1 поступает импульс тока, длительность которого определяется

0 величиной кодов в счетчиках 10 и 11.

Как только счетчики 10 и 11 отсчитывают необходимую длительность, узел 22 вновь выставляет на четвертый выход сигнал Сброс уровнем логической единицы, уста5 навливая счетчики 10 и 11 в исходное состояние, Одновременно сигналом с пятого выхода узла 22 открывается элемент И 18 и сбрасывает в нулевое состояние счетчик 9, В соответствии логикой работы узла 22

0 после этого снимается с четвертого его выхода сигнал Сброс и счетчики 10 и 11 вновь начинают считать до состояния, определяемого также экспериментальным путем так, чтобы начало фазы стробирующей частоты

5 на втором входе фазового детектора 26 соответствовало началу фазы сигнала, поступающего через коммутатор 25, усилитель 27 и фильтр 29 на вход фазового детектора 26. При этом определяется время начала под0 стройки фазы, т.е. осуществляется привязка к моменту перехода нулевого значения переменным входным сигналом первого входа фазового детектора 26.

Как только второй 10 и третий 11 счетчи5 ки досчитали до необходимого значения, на первом выходе узла 22 устанавливается единичный уровень сигналов Сброс и Развязка. Когда сигналы ФЦО и ФЦ1 примут соответственно нулевое и единич0 ное значения, на выходе коммутатора 24 будет отрицательный уровень напряжения (-15 В). Этот факт фиксирует момент начала стробирования.

После того, как с пятого выхода узла 22

5 снимается сигнал Развязка (он снимает сам себя по логике работы), снимается сигнал Сброс.

Далее счетчики 10 и 11 продолжают считать снова. Как только второй 10 и третий 11 счетчики досчитывают до величины, соответствующей 0,5 периода стробирующей частоты, вырабатывается единичный уровень на третьем выходе узла 22 сигнала Строб, который поступает на синхровход триггера 16 и устанавливает его в единичное состояние, так как на его установочных входах и информационном входе уровень логической единицы. Сигнал Строб вырабатывается малой длительности, та( как второй 10 и третий 11 счетчики считают не останавливаясь. При этом на выход коммутатора 24 коммутируется напряжение плюсовой шины аналогового питания (+15 В). Второй 10 и третий 11 счетчики продолжают считать дальше и просчитывают еще 0,5 периода стробирующей частоты, т.е. это время отсчета одного периода. Когда досчитали, снова вырабатывается сигнал Строб малой длительности и сигнал Сброс, устанавливающий второй 10 и третий 11 счетчики в исходное состояние. Второй 10 и третий 11 счетчики снова отсчитывают сначала 0,5 периода, а затем еще 0,5 периода стробирующей частоты, как было описано. При этом сигналы с инверсного выхода триггера 16, поступая через элемент И 12 на счетный вход первого счетчика 9, заполняют его, наращивая до двоичной восьмерки (двоичный код 1000). Сигнал выхода четвертого разряда первого счетчика 9 поступает единичным уровнем на первый вход узла 22, при этом устанавливаются единичные уровни сигналов ФЦО и ФЦ1, т.е. меняется фаза работы устройства.

Таким образом, счетчики 10 и 11 отсчитывают восемь периодов стробирующей частоты. Это означает, что закончилось время интегрирования. При этом на выход коммутатора 24 первые 0,5 периода подается минус 15 В, а вторую половину периода - плюс 15 В. Первый счетчик 9 сбрасывается в исходное состояние единичным уровнем выхода элемента И 18 в момент, когда на его первом и втором входах уровни логической единицы, т.е. сигналы ФЦО и Сброс находятся в состоянии логической единицы. Плюс, минус 15 В, коммутируемые на выход коммутатора 24, через делитель напряжения преобразуются в плюс, минус 10 В и поступают через фильтр 28 на второй вход фазового детектора 26 - четырехквадрант- ного перемножителя сигналов. На выходе фазового детектора 26 формируется либо положительный, либо отрицательный сигнал с амплитудой и фазой, зависящими от расположения съемника координат 6 на плоскости планшета 1. Этот сигнал поступает на суммирующий усилитель 32 и суммируется с опорным напряжением, поступающим с входа 51. В результате суммирования весь сигнал уходит в отрицательную область значений.

Опорное напряжение с входа. 51 при измерении, когда отсутствует сигнал на пер- 5 вом входе суммирующего усилителя 32, обеспечивает зарядку конденсатора 36 до напряжения приблизительно 7,5 В, чтобы обеспечить максимально возможное напряжение - усиление входного сигнала в поло0 жительной области значений. С выхода суммирующего усилителя 32 сигнал поступает на вход коммутатора 33 и коммутируется на его выход в момент, когда сигналы

5 ФЦО и ФЦ1 примут соответственно нулевое и единичное значения. (В момент, когда значения этих сигналов соответственно равны нулевым значениям и когда значение- сигнала ФЦО равно единичному уровню, а

0 ФЦ1 - нулевому, на первый выход коммутатора 33 подается уровень аналоговой земли, а на второй выход - сигнал выхода интегратора 35, при этом конденсатор 36 закорачивается через резистор 37). Таким

5 образом, с выхода суммирующего усилителя 32 напряжение поступает через операционный усилитель 34,. включенный в режиме повторителя, а с его выхода - на второй вход интегратора 35. При этом происходит заряд

0 этим напряжением конденсатора 36. Значение выхода компаратора 40 в фазе стробирования не играет роли. Когда заканчивается время интегрирования, т.е. отсчитано время зарядки конденсатора 36

5 первым счетчиком 9 и на выходе его четвертого разряда появляется логическая единица, фаза стробировэния переключается на фазу списывания.

0 Сигнал Сброс устанавливает в исходное нулевое состояние первый 9, второй 10 и третий 11 счетчики. Далее сигнал с шестого выхода узла 22, поступает на его вход (не показано) и снимает сигнал Сброс (защелкивается

5 внутренний триггер узла 22). На первый выход коммутатора 33 подается опорное напряжение с входа 51, а на второй вход - состояние Обрыв. Этим положительным напряжением разряжается конденсатор 36

0 интегратора 35. Как только напряжение на конденсаторе 36 упадет до нуля, срабатывает компаратор 40 и с его выхода- на вход узла 22 поступает уровень логического нуля, который прекращает поступление тактовых

5 импульсов с выхода генератора 14 на счетный вход второго счетчика 10. Этот момент фиксирует конец преобразования. На выход 56 устройства поступает сигнал Требование, получив который, процессор через устройство параллельного обмена считывает состояние выходов 54 и 55 устройства.

Затем описанный цикл работы повторяется с закачкой импульса в ту же основную возбуждающую обмотку и считыванием информации с второй (а не с первой, как было в предыдущем цикле) основной считывающей обмотки. Те же самые операции выполняются с задействием остальных обмоток. По результатам четырех основных считанных значений и четырех дополнительных считанных значений определяются координаты считываемой точки.

В конце каждого цикла работы процессор (не показан) устанавливает на вход Пуск нулевое значение сигнала, а затем, делая Пуск, снова устанавливает единичный уровень, и все комбинации по фазам работы повторяются согласно логике, принятой в узле 22.

При установлении уровня логического нуля, поступающего с устройства параллельного обмена, на вход 49-1 выбора типа измерения (тип измерения становится инверсным), устройство работает аналогичным образом. Исключение составляет то, что в первые 0,5 периода на выход коммутатора 24 поступает уровень напряжения +15 В, так как в этот момент на его первом и втором управляющих входах соответственно уровень логической единицы и уровень логического нуля (на третьем управляющем входе - уровень логического нуля). Во вторые 0,5 периода на выход коммутатора 24 поступает уровень -15 В, так как в этот момент на его первом, втором и третьем управляющих входах - уровни логического нуля. Информация считывающих обмоток через соответствующие входы и выходы коммутатора 8 и 25 поступает на входы инструментального усилителя 27, так как состояние первого управляющего входа коммутатора 25 изменяется на нулевое. При прямом измерении на первый и второй информационные входы инструментального усилителя 27 считывающие обмотки через коммутатор 25 подключаются прямо, т.е., например, первый выход считывающей обмотки к первому входу инструментального усилителя 27, второй выход - к второму входу инструментального усилителя 27, а при инверсном - наоборот: первый выход этой же считывающей обмотки к второму входу инструментального усилителя 27, а второй выход - к первому входу инструментального усилителя 27.

При поступлении на вход 49-2 выбора вида измерения уровня логического нуля с устройства параллельного обмена вид измерения становится измерением нуля. Этот логической нуль поступает на входы разрешения коммутаторов 24 и 25 и отключает их

выходы от входов в состояние Обрыв. При этом производимое контрольное измерение производит учет напряжения смещения операционных усилителей фильтров 28 и 29,

суммирующего усилителя 27 и фазового детектора 26. Это позволяет вести учет медленных изменений параметров элементов тракта измерения, вызванных дрейфом операционных усилителей, например, при из0 менениях температуры, что также повышает точность определения координат считываемых геометрических точек, а также позволяет исключить ручную регулировку напряжений смещения нуля элементов

5 тракта измерения, так как это значение автоматически с определенной частотой контролируется при измерении нуля.

Адресный вход 50 подключается к устройству параллельного обмена и позволяет

0 изменять коэффициент усиления инструментального усилителя 27, что позволяет оперативно изменять этот коэффициент при недостаточном или излишнем усилении, что также позволяет повысить точность измере5 ния так как позволяет при малых значениях входного сигнала измерять их с необходимым усилением.

Конструктивное выполнение съемника координат (фиг.2) позволяет часть функций

0 клавиатуры программиста, необходимых при считывании геометрических координат, передать съемнику 6 координат.

Частота стробирования при выполнении съемника 6 координат (фиг.2) должна

5 быть различной. Это необходимо для определения номера нажатого ключа коммутационного элемента 44. Нажатие какого-либо ключа 44 приводит к изменению резонансной частоты колебаний колебательного кон0 тура съемника 6 координат. Частота настройки колебательного контура без нажатия коммутационных элементов равняется центральной частоте стробирования (ц.ч.), Для понимания сущности работы уст5 ройства выбрано три стробирующие частоты: ц.ч. - центральная частота; в.ч. - высокая частота; н.ч, - низкая частота и соответственно два коммутационных элемента на съемнике координат. При этом стробирова0 ние производится поочередно всеми тремя стробирующими частотами. Если частота стробирования совпадает с частотой настройки колебательного контура, сигнал получается максимальным, если не совпада5 ет - минимальным,

Таким образом, при стробировании входного сигнала тремя стробирующими частотами можно однозначно определить, нажат какой-либо коммутационный элемент и какой именно нажат. Частота стробироеания изменяется после закачки четырех импульсов тока в первую и вторую основные возбуждающие обмотки и четырех импульсов тока в первую и вторую дополнительные возбуждающие обмотки.

(При определении геометрических координат стробирование должно осуществляться центральной частото й). Для определения номера нажатого коммутационного элемента выбирается такая комбинация возбуждающей и считывающей обмотки, при которой входной сигнал максимален. Затем производится стробирование этого сигнала высокой и низкой частотами. Стробирующие частоты вырабатываются узлом 22 в соответствии с логикой его работы. После того, как с выхода узла 22 снимается сигнал Развязка, затем снимается сигнал Сброс описанным образом, а второй 10 и третий 11 счетчики начинают считать снова. Как только второй 10 и третий 11 счетчики досчитают до величины, соответствующей 0,5 периода стробирующей частоты, вырабатывается единичный уровень на третьем выходе узла 22 сигнала Строб, который поступает на синхровход триггера 16 и устанавливает его в единичное состояние, так как на его установочных входах и информационном входе уровень логической единицы. Сигнал Строб вырабатывается малой длительности, так как второй 10 и третий 11 счетчики считывают не останавливаясь. При этом на выход коммутатора 24 коммутируется напряжение плюсовой шины аналогового питания (+15 В). Второй 10 и третий 11 счетчики продолжают считать дальше и просчитывают еще 0,5 периода стробирующей частоты, т.е. это время отсчета одного периода. Когда досчитывают, снова вырабатывается сигнал Строб малой длительности и сигнал Сброс, устанавливающий второй 10 и третий 11 счетчики в исходное состояние. Второй 10 и третий 11 счетчики снова отсчитывают сначала 0,5 периода, а затем еще 0,5 периода стробирующей частоты, как было описано. При этом сигналы с инверсного выхода триггера 16, поступая через элемент И 12 на счетный вход первого счетчика 9, заполняют его, наращивая до двоичной восьмерки (двоичный код 1000). Сигнал выхода четвертого разряда первого счетчика поступает единичным уровнем на вход узла 22, при этом устанавливаются единичные уровни сигналов ФЦО и ФЦ1, т.е. меняется фаза работы устройства. Таким образом, счетчики 10 и 11 отсчитывают восемь периодов стробирующей частоты. Это означает, что закончилось время интегрирования.

При стробировании различными частотами время подсчета восьми импульсов счетчиком 9 не одинаково (при стробировании высокой частотой оно минимально, при 5 стробировании низкой частотой - максимально). Для того, чтобы время интегрирования при стробировании различными частотами было одинаковым, по окончании отсчета счетчиком 9 восьми импульсов узел

0 22 ждет кода, в котором разница времени учитывается, т.е. делает время интегрирования одинаковым. При этом на выход коммутатора 24 первые 0,5 периода подается минус 15 В, а вторую половину периода 5 плюс 15 В. Счетчик 9 сбрасывается в исходное состояние единичным уровнем выхода элемента И 18 в момент, когда на его первом, и втором входах уровни логической единицы, т.е. сигналы ФЦО и Сброс находятся

0 в состоянии логической единицы). Плюс, минус 15 В, коммутируемые на выход коммутатора 24, через делитель напряжения 30 преобразуются в плюс, минус 10 В и поступают на второй вход фазового детектора 26,

5 на вход которого поступает сигнал с выхода инструментального усилителя 32. На выходе фазового детектора 26 формируется либо положительный, либо отрицательный сиг нал с амплитудой и фазой, зависящими от

0 расположения съемника координат на плоскости планшета 1. Этот сигнал поступает на суммирующий усилитель 32 и суммируется с напряжением с выхода 51. В результате суммирования весь сигнал уходит в отрица5 тельную область значений. С выхода суммирующего усилителя 32 сигнал поступает на вход коммутатора 33 и коммутируется на его выход в момент, когда сигналы ФЦО и ФЦ1 примут соответственно нулевое и

0 единичное значения. В момент, когда значения этих сигналов соответственно равны нулевым значениям и когда значение сигнала ФЦО равно единичному уровню, а ФЦ1 - нулевому, на первый выход коммутатора

5 33 подается уровень аналоговой земли, а на второй выход - сигнал выхода интегратора 35. при этом конденсатор 36 закорачивается через резистор 37.

Таким образом, с выхода суммирующе0 го усилителя 32 напряжение поступает на операционный усилитель 34, включенный в режим повторителя, а с его выхода -- на второй вход интегратора 35. При этом происходит заряд этим напряжением конденса5 тора 36 (значение выходя компаратора 40 в фазе стробирования не играет роли). Когда заканчивается время интегрирования (т.е. отсчитано время зарядки кондкнсатора 36 счетчиком 9 и на выходе его четвертого разряда появляется логическая единица), фаза

стробироваоия переключается на фазу списывания. Сигнал Сброс устанавливает в исходное нулевое состояние первый 9, второй 10 и третий 11 счетчики. На первый выход коммутатора 33 подается опорное напряжение, а на второй выход - состояние Обрыв. Этим положительным напряжением разряжается конденсатор 36 интегратора 35. Как только напряжение на конденсаторе 36 упадает до нуля, срабатывает компаратор 40 и с его выхода на узел 22 поступает уровень логического нуля, который прекращает поступление тактовых импульсов с выхода генератора 14 на счетный вход второго счетчика 10. Этот момент фиксирует конец преобразования. На выход 53 устройства поступает сигнал Требование, получив который, процессор через устройство параллельного обмена - считывает состояние выходов 55 и 56 устройства.

Затем описанный цикл работы повторяется с закачкой импульса в ту же основную возбуждающую обмотку и считыванием информации с второй (а не с первой, как было в предыдущем цикле) основной считывающей обмотки. Те же самые операции выполняются с задействием остальных обмоток. По результатам четырех основных и четырех дополнительных считанных значений определяются координаты считываемой точки.

В конце каждого цикла работы процессор (не показан) устанавливает на вход Пуск нулевое значение сигнала, а затем, делая Пуск, снова устанавливает единичный уровень, и все комбинации по фазам работы повторяются.

Формул аа изобретения 1. Устройство для считывания графической информации, содержащее планшет с координатными шинами, входы которых подключены к одним выходам соответствующих ключей, другие выходы которых соединены с информационными входами первого коммутатора, адресный вход которого является первым адресным входом устройства, а управляющий вход подключен к первому выходу блока управления, второй коммутатор, информационные входы которого подключены к выходам соответствующих координатных шин планшета, а адресный вход является вторым адресным входом устройства, первый счетчик, синхронизирующий вход которого является первым синхронизирующим входом устройства, установочный вход подключен к второму выходу блока управления, первый выход первого счетчика является первым информационным выходом устройства, а второй выход соединен с первым тактирующим входом блока управления, элемент И, один вход которого подключен к третьему выходу блока управления, а выход соединен со счетным входом первого счетчика, второй

счетчик, установочный вход которого подключен к четвертому выходу блока управления, счетный вход соединен с пятым выходом блока управления, синхронизирующий вход подключен к первому синхрони0 зирующему входу устройства, а выход соединен с информационным входом блока управления и является вторым информационным выходом устройства, пороговый блок и съемник координат, отличающееся

5 тем, что, с целью повышения точности и надежности устройства, оно содержит третий счетчик, счетный вход которого соединен с выходом переполнения второго счетчика, установочный вход подключен к

0 четвертому выходу блока управления, синхронизирующий вход соединен с первым синхронизирующим входом устройства, а выход подключен к информационному входу блока управления и является вторым ин5 формационным выходом устройства, дискриминатор сигналов считывания, информационные входы которого подключены к выходам второго коммутатора, управляющие входы соединены с третьим и шестым

0 выходами блока управления, адресные входы являются третьим, четвертым и пятым адресными входами устройства, а выход подключен к первому информационному входу порогового блока, второй информаци5 онный вход которого является информационным входом устройства, управляющие входы порогового блока подключены к седьмому и восьмому выходам блока управления, а выход соединен с вторым

0 тактирующим входом блока управления, первый синхронизирующий вход которого подключен к первому синхронизирующему входу устройства, второй синхронизирующий вход является вторым синхрониэирую5 щим входом устройства, первый и второй установочные входы блока управления являются первым и вторым установочными входами устройства.

5 вход является вторым синхронизирующим входом блока, а выход подключен к первому управляющему входу логического узла, первый тактирующий вход которого является первым тактирующим входом блока, информационный вход является информациейным входом блока, второй тактирующий вход является вторым тактирующим входом блока, первый и второй установочные входы логического узла являются первым и вторым установочными входами блока, первый эле- мент И, один вход которого подключен к первому выходу логического узла, другой вход соединен с выходом генератора импульсов, а выход является пятым выходом блока управления, первый элемент НЕ, вход которого подключен к второму выходу логического узла, а выход соединен с одним установочным входом второго триггера, информационный вход которого подключен к его выходу, второй установочный вход вто- рого триггера соединен с первым синхронизирующим входом блока, а синхровход с третьим выходом логического узла, выход второго триггера является третьим выходом блока управления, второй элемент И, входы которого подключены к четвертому и пятому выходам логического узла, а выход является вторым выходом блока управления, второй элемент НЕ, вход которого соединен с пятым выходом логического узла, а выход под- ключей к одному входу элемента И-НЕ, другой вход которого соединен с шестым выходом логического узла, а выход является шестым выходом блока управления, при этом второй выход логического узла являет- ся первым выходом блока управления, четвертый выход логического узла является четвертым выходом блока управления, а пятый и шестой выходы логического узла являются седьмым и восьмым выходами блока управления.

3 Устройство по п. 1, о т л и ч а ю щ е е- с я тем, что дискриминатор сигналов считывания содержит первый коммутатор, первый и второй управляющие входы которого являются управляющими входами дискриминатора, первый и второй адресные входы являются первым и вторым адресными входами дискриминатора, а выход соединен с входом делителя напряжения, выход кото-

рого подключен к входу первого фильтра, второй коммутатор, информационные входы которого являются информационными входами дискриминатора, адресные входы подключены к первому и второму адресным входам коммутатора, а выходы соединены с одними входами усилителя, другие входы которого являются третьим адресным входом дискриминатора, а выход подключен к входу второго фильтра, выход которого соединен с одним информационным входом фазового детектора, другой информационный вход которого подключен к выходу первого фильтра, а выход является выходом дискриминатора.

«2

к

§

м

55

Фиг. I

43

Щ